PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2001-142937 (43) Date of publication of application: 25.05.2001

(51) Int.Ci.

G06F 17/50

(21)Application number: 2000-106543

(71)Applicant: NEC CORP

(22) Date of filing:

07.04.2000

(72)Inventor: ASHAR PRANAV

SUBURAJITTO BATACHARIYA

RAGHUNATHAN ANAND

GUPTA AARTI

(30) Priority

Priority number: 1999 414815 Priority date: 08.10.1999 Priority country: US

(54) SCHEDULING CORRECTNESS CHECKING METHOD AND SCHEDULE VERIFYING METHOD FOR **CIRCUIT**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for checking the correctness of scheduling of a circuit and a method for verifying the schedule of the circuit corresponding to the behavior description of the circuit. SOLUTION: The schedule for the circuit is provided from the behavior description. Concerning the method for checking the correctness of scheduling of the circuit, a loop invariant term is extracted for determining the sufficient set of a non-cyclic thread while a loop is inside the circuit, a symbolic simulation is executed for extracting the loop invariant term, and the equivalency of the non-cyclic thread is proved. Concerning the method for verifying the schedule of the circuit corresponding to the behavior description of the circuit, the schedule thread of possible execution containing the loop is selected from the schedule, a correspondent behavior thread is identified out of the behavior description, the un-conditional equivalency of the schedule thread and the behavior thread is proved, and the operation is repeated concerning all the threads of execution.



LEGAL STATUS

[Date of request for examination]

09.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection)

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

特許 噩 (I2) (19) 日本国物作(JP)

(11)特許出願公開番号

公裁(4)

特開2001-142937 (P2001-142937A)

デージー・(参考) 664G 5B046

17/50

G 0 8 F

做別紀甲 664

G 0 6 F 17/50

(51) Int.Cl.⁷

(43)公開日 平成13年5月25日(2001.5.25)

審查翻求 未開求 開求項の数43 OL (全37 頁)

(21)出版路号	₩ 12000-106543(P2000-106543)	(11) 出版人 000004237	000004237
			日本電気株式会社
(22) ((間日	平成12年4月7日(2000.4.7)		東京都港区芝五丁目7番1号
		(72) 発明者	(72)発明者 プラナブ・アシャー
(31)優先権主政界中	(31)優先権主選条件 09/414815		アメリカ合衆国、ニュージャージー
(32)優先日	平成11年10月8日(1999.10.8)		08540 プリンストン、4 インディベン
(33)優先権主張国	米國 (NS)		デンス ウエイ, エヌ・イー・シー・ユ
			ー・エス・エー・インク内
		(74)代理人 100097157	100097157
			介理士 桂木 雄二
			/ 红土 国 林 田

回路のスケジューリング正当性チェック方法及びスケジュール検証方法 (54) [発形の名称]

57] [要約]

する方法、及び、回路のどヘイビア配述に対して回路の 【課題】 回路のスケジューリングの正当性をチェック スケジュールを検証する方法を実現する。

チェックする方法は、ループが回路内にあるときに非巡 回スレッドの十分なセットを決定するためにループ不変 項を抽出し、ループ不変項を抽出するためにシンポリッ し、アヘイアア哲説から対応するアヘイアアメレッドを ケシミュレーションを実行し、非巡回スレッドの特価柱 を証明する。回路のどヘイビア記述に対して回路のスケ ジュールを検証する方法は、スケジュールからループを 【解改手段】 回路に対するスケジュールはどへイビア 弘述から得られる。回路のスケジューリングの正当性を 含む可能性のある実行のスケジュールスレッドを選択

類別し、メケジュールスワッド及びどヘイピアスレッド の無条件等価性を証明し、実行のすべてのスレッドにつ

いて以上を繰り返す。

ダークマミグ

保存函数数数 空川美原家 ナイール E.41 ر ۱۴۱

3

特許請求の範囲】

記述から得られる場合の当該回路のスケジューリングの 【静永項1】 回路に対するスケジュールがピヘイピア 正当性をチェックする方法において、

- (8) ループが回路内にあるときに非巡回スレッドの十 分なセットを決定するためにループ不変項を抽出するス
- (b) 前配ループ不変項を抽出するためにシンポリック シミュレーションを実行するステップと、
- (c) 前記非巡回スレッドの等価性を証明するステップ

からなることを特徴とする回路スケジューリング正当性 チェック方法。

【静水頂2】 「前記ピヘイピア記述は、サイクル境界の

導入によって変換されることを特徴とする請求項1配載 【開水項3】 前配ピヘイピア配迹は、演算並べ替えに よって変換されることを特徴とする静水項1配載の方

修付け、折畳み及びパイプライン化によって変換される **「静水頂4】 値配ドヘイドア配送は、ループの原阻、**

【請求項5】 前配ピヘイピア配述は、演算の投機実行 ことを特徴とする請求項1記載の方法。

によって変換されることを特徴とする酢求項1配截の方 【静水項6】 前記ステップ (c) は、シンボリックシ ミュレーションを用いて実行されることを特徴とする胡

【桃水頂7】 回路のピヘイピア記述に対して回路のス ケジュールを慎証する方法において、

水項1配板の方法。

最終買に続く

- (8) 値記スケジュールから、ループを含む可能性のあ (4) 位的アヘイアア智楽から、対応するアヘイアアメ る実行のスケジュールスレッドを選択するステップと、
- (c) スケジュールスレッド及びピヘイピアスレッドの レッドを餞別するステップと、
 - (d) 実行のすべてのスレッドについて前配ステップ 無条件等価性を証明するステップと、
- **請求項8** 前配スケジュールは、スケジュール状態 からなることを特徴とする回路スケジュール検証方法。 (a) ~ (c) を繰り返すステップと、

塁移グラフとして指定されることを特徴とする請求項7

グラフとして指定されることを特徴とする請求項7 配検 哲的アヘイアアは、アヘイアア状態強勢 [粉水項9] 配載の方法

ラフに変換するとともに前配とヘイピアスレッドをピヘ (:) 前記スケジュールスレッドをスケジュール構造グ 前記ステップ (c) は、

2 (ii) 前配スケジュール構造グラフと前配ピヘイピア

イビア構造グラフに変換するステップと、

特間2001-142937 (P2001-142937A)

【翻求項11】 回路のピヘイビア記述に対して回路の「 構造グラフの等価性をチェックするステップと からなることを特徴とする静水項1記載の方法、 スケジュールを検証する方法において、

- (a) スケジュールをスケジュール状態遷移グラフとし て指定するステップと、
- (b) 同路のアヘイピアをアヘイピア状態強移グラフと して表現するステップと
- (c) 前配スケジュール状態圏移グラフから、実行のス ケジュールスレッドを選択するステップと、
- (4) 前部ピヘイピア状態過移グラフから、対応するピ ヘイピアスレッドを識別するステップと
- (e) 前記スケジュールスレッドをスケジュール構造グ ラフに変換するとともに前配ピヘイピアスレッドをピヘ イピア構造グラフに変換するステップと、
 - (「1) 煎記スケジュール構造グラフと煎記ピヘイピア構 **治グラフの等価性をチェックするステップと、**
- (g) 実行のすべてのスレッドについて前記ステップ (c) ~ (l) を繰り返すステップと、
- からなることを特徴とする回路スケジュール検証方法。 【請求項12】 前記ステップ(I)は、 8
- (i) 前記ピヘイピア状態遷移グラフ内の各ノードが該 ノードの揺移ファンイン内のナベトのノードの後にのみ 現れるように、前記ドヘイピア構造グラフ内のすべての ノードを含む順序セット8FFIを作成するステップ
- ードの植移ファンイン内のすべてのノードの後にのみ現 れるように、前記スケジュール構造グラフ内のすべての (ii) 前記ピヘイピア構造グラフ内の各ノードが核ノ ノードを含む順序セットarr2を作成するステップ
- (iii) arrlをたどり、ピヘイビア構造グラン内 の場底変数を説別するステップと
 - (iv) ピヘイピア構造グラフ内の非基底変数を基底変
- (v) スケジュール構造グラフ内の入力ノードに対する 敬で表すステップと、
- 等価性リストを構成するステップと
- (vi) arr2をたどり、arr2内の各ノードを処 **型して、スケジュール構造グラフの人力からスケジュー** ル構造グラフの川力へ等価性リストを伝像させるステッ
- (vii) uをどへイビア構造グラフ内の信号の競別子 とし、cを等価性の条件を表す二分次定ダイヤグラムで ドで等価性が確定したかどうか、及び、対応する条件 c) であり、どへイビア構造グラフ内の対応するIIIカノ あるとして、各等価性リスト内のエントリは対 (n,
 - c がa r r 2内のプライマリ出力ノードに対するトート ロジーであるかどうかをチェックするステップと、
- (viii) arr2内のすべての出力ノードについて 前記ステップ(vii)を繰り返すステップと、

(ix) すべての田力ノードが移倒であることがわかっ た母合に等価性を見つけるステップと、

【請求項13】 実行の巡回スレッドを有する可能性の ある回路のスケジュールと核回路のピヘイピアとの団の からなることを特徴とする耕収項11記載の方法。 等価性を検証する方法において、

- (a) スケジュールをスケジュール状態選移グラフとし て安見するステップと、
- (16) ピヘイピアをピヘイピア状態選移グラフとして数 見するステップと,
- (c) 前記スケジュール状態選移グラフ内の強逆結成分 を識別するステップと、
- (d) 各強逆結成分内の終了ノードを識別するステップ
- (e) 崩却スケジュール状態題移グラフをつぶして、崩 紀強連結成分を通らないサブパスを併合するステップ
- (f) 以前に選択されていないパスを選択するステップ
- (g) 前記ステップ (f) で強択されたパスに対する構 造RTL回路を取得するステップと、
- (h) 選択されたパスを列挙するのに必要なすべての状 **臨週移決定をカプセル化するパスシグナルを生成するた** めの回路を構造RTL回路に追加するステップと、

返すステップと、

- (i) パスシグナルを用いて、脚約されたシンボリック シミュレーションを実行してピヘイピア状態通移グラフ 内の対応するパスを織別し、嵌パスに対する構造以TL 回路を取得するステップと、
- (j) 選択されたパスにおいて、以前に選択されていな い強連結成分を選択するステップと、
- (k) 選択されたパス内の選択された強連結成分に対す る不変項を、対応セットのリストとして抽出するステッ
- (1) 対応セットのリストから1つの対応セットを選択 するステップと、
- メラーションの

 物道結成分カットにおいて

 得られる

 変数 (m) 選択された対応セットが、前のシンボリックシミ 姓氏より小さい場合に、ツンボリックシミュレーション を再実行するステップと、
- (n) 対応セットのリスト内の各対応セットについて前 (o) 111力等価性条件が、パス条件以外の条件付きであ 記ステップ (i) ~ (m) を繰り返すステップと、
- である場合に非導価性を報告してこの方法を終了するス (p) 崩乱ステップ (o) で崩乱出力等価性が条件付き るかどうかをテストするステップと、
- (4) 選択されたパス内のす。くての強迫結成分について 前記ステップ (j) ~ (p) を繰り返すステップと、
- (r) 終了点が高々3度現れるようにルートからシンク へのすべたのパスについて煎配ステップ (L) ~ (q)

からなることを特徴とする前配回路のスケジュールとど を繰り返すステップと、

【請求項14】 前記ステップ (i) の勘約されないシ ヘイピアとの間の等価性を検証する方法。 ンボリックシミュワーションは、 (i) ピヘイピア状態遷移グラフの始状態を許容パスリ ストに割り当てるステップと、 (ii) 許容パスリスト内で以前に訪れていない状態を 選択するステップと、

(iii) ピヘイピア構造RTLを生成するステップ

(iv) 非解釈シンボリックシミュレーションを実行し て、スケジュール構造RTL及びピヘイピア構造RTL 内の対応する信号を識別するステップと、

(v) 遊移条件とパスシグナルの論型関がゼロでない場 台に、状態Sjの新しいコピーを許容パスに追加するス デップと、

(vi) SiからSjへの各出遊移ごとに前配ステップ

(v) を繰り返すステップと、

状態のインスタンスとなるまで、すべての訪れていない (vii) 許容パス内に残る訪れていない状態のみが終 状値について相配ステップ (iiii)~(vi)を繰り ន

からなるプロセスを用いて実行されることを特徴とする 請求項13配載の方法。

【静水項15】 前記ステップ (k) において、不変項 は、各ループごとに、 (i) 各カットが前配ループの各実行の境界における変 数値を安すような、スケジュール内のパスの構造RTL 回路内の3個のカットを確別するステップと、

(ii) ピヘイピアにおけるパスの構造RTL回路内の 対応するカットを臨別して、第1と第2のカットの間の サブ回路と、第2と第3のカットの間のサブ回路が同型

(iii) スケジュール及びどヘイピアのRTL回路に おける対応するカットの各対における変数どうしの間の であることをチェックするステップと、

等価関係を購別するステップと、

(i v) 最後のカットと最後の前のカットとの間の等価 つ、最後のカットにおける等価関係が、最後の前のカッ トにおける等価関係のサブセットである場合、最後の前 のカットにおける华価関係を依頼し、1つ以上のループ 実行について2つのRTL回路を展開して、前配ステッ 関係が同一であるかどうかをチェックするステップと、 (v) 前記ステップ (iv) の関係が同一でなく、か プ(iii)から繰り返すステップと、

追加し、1つ以上のルーブ実行について2つのRTL回 (vi) 前記ステップ(iv)の関係が同一でなく、か トにおける等価関係のサブセットでない場合、最後の前 のカットにおける等価関係を、等価関係セットの集合に つ、最後のカットにおける等価関係が、最後の前のカッ

路を履開して、前配ステップ(iii) から繰り返すス

(vii) 煎配ステップ (iv) の関係が同一である場 合、最後のカットにおける等価関係を、等価関係セット の集合に追加するステップと、 (viii) 特価関係セットの集合内で、他のエントリ のスーパーセットであるすべてのエントリを削除するス テップと、 (ix) 等価関係セットの最終集合を、不変項の所留の からなるプロセスを用いてループから抽出されることを 特徴とする請求項13記載の方法。 **集合として指定するステップと、**

【攀米版16】 回路に粒上のメケジュートがかくイア 7 記述から得られ、回路のスケジューリングの正当性を チェックするシステムにおいて、

ループが存在するときに非巡回スレッドの十分なセット を決定するループ不変項加出器と、 前記ループ不変項を抽出するシンボリックシミュレータ

からなることを特徴とする回路のスケジューリングの正 非巡回スレッドの等価性を証明する等価性証明器と、

【請求項17】 前配ピヘイピア記述は、サイクル境界 の導入によって変換されることを特徴とする請求項16 当性をチェックするシステム。 配成のシステム。

【静水項18】 前記ピヘイピア記述は、放算並べ替え によって変換されることを特徴とする翻水項16配載の システム。

聞、뿅付け、折畳み及びパイプライン化によって変換さ 【铅水項19】 前配ピヘイピア記述は、ループの展 れることを特徴とする請求項16配収のシステム。

【翻水項20】 前配アヘイアア配述は、資質の投機実 **行によって変換されることを特徴とする請求項16配載** のシステム。

【謝水項21】 回路のアヘイピア記述に対して回路の スケジュールをスケジュール状態選移グラフとして指定 するスケジュール状態選移グラフジェネレータと、 スケジュールを検証するシステムにおいて、

回路のピヘイピアをピヘイピア状態避移グラフとして指 前記スケジュール状態選移グラフから、実行のスケジュ **ールスレッドを選択するスケジュールスレッドセレクタ** 定するピヘイピア状態遷移グラフジェネレータと、

前的アヘイピア状態遷移グラフから、対応するピヘイビ 前記スケジュールスレッドをスケジュール構造グラフに 変換するとともに前記ピヘイピアスレッドをピヘイピア アスレッドを遊択するピヘイピアスレッドセレクタと、 構造グラフに変換するコンパータと、

前配スケジュール構造グラフと前配ピヘイピア構造グラ フの等価性をチェックする等価性チェッカと、

からなることを特徴とする回路のアヘイアア知道に対し て回路のスケジュールを検証するシステム。

【耕求項22】 回路のスケジューリングの正当性をチ プロセッサ及びメモリを有するコンピュータシステムに エックするための

回路に対するスケジュールは、ピヘイピア配述から得ら

ループ不変項を抽出するためのシンボリックシミュレー 前記メモリは、前記コンピュータシステムが前起チェッ ループが存在するときに非巡回スレッドの十分なセット クを実行することを可能にする命令を含み、眩命令は を決定するためにルーブ不変項を加出する命令と、

を含むことを特徴とする回路のスケジューリングの正当 非巡回スレッドの等価性を証明する命令と、 ションの色化か、

性をチェックするためのコンピュータシステム。

【翻求項23】 前記ピヘイピア記述は、サイクル境界 の導入によって変換されることを特徴とする翻氷項22 記載のコンピュータシステム。

によって変換されることを特徴とする間水項22配板の 【樹水項24】 前配ピヘイピア配述は、資算並べ替え コンピュータシステム。

開、卷付け、折畳み及びパイプライン化によって変換さ れることを特徴とする制水項22配成のコンピュータシ 【翻水項25】 前配ドヘイドア部述は、ループの展 77L. 【謝水項26】 前配ピヘイピア記述は、演算の投機実 行によって変換されることを特徴とする耐水項2/2配敵 のコンピュータシステム。

【讃求項27】 回路のアヘイアア配派に対して回路の スケジュールを検証するための、プロセッサ及びメモリ を有するコンピュータシステムにおいて、 前記メモリは、前記コンピュータシステムが前記検証を スケジュールをスケジュール状態避移グラフとして指定 実行することを可能にする命令を含み、核命令は、

回路のピヘイピアをピヘイピア状態選移グラフとして安 現する命令と、 する命令と、

前記スケジュール状億選移グラフから、実行のスケジュ **ールスレッドを避択する命令と、**

前記ピヘイピア状態道移グラフから、対応するピヘイビ

前記スケジュールスレッドをスケジュール構造グラフに アスレッドを選択する命令と、

前的スケジュール構造グラフと前配とヘイピア構造グラ 変換するとともに 煎馅 どくイアア スレッドを どくイビア 構造グラフに変換する命令と、

フの等価性をチェックする命令と

を含むことを特徴とする、回路のビヘイビア記述に対し 実行のすべてのスレッドについて繰り返す命令と、

Ŧ

(\$ 552001-142937 (P2001-142937A)

て回路のスケジュールを検証するためのコンピュータシ

【結米点28】 回路のアヘイアア記述に対して回路の スケジュールを依証するための、プロセッサ及びメモリ 前記メモリは、前記コンピュータシステムが、 を有するコンピュータシステムにおいて、

- (*) スケジュールをスケジュール状態遷移グラフとし て指定するステップと、
- (4) 回路のアヘイアアをアヘイアア状態過移グラフと して安児するステップと、
- (c) 前記スケジュール状態遷移グラフから、実行のス ケジュールスレッドを選択するステップと、
- (4) 何記ピヘイピア状価強移グラフから、対応するピ (c) 値配スケジュールスレッドをスケジュール構造グ ラフに変換するとともに前配ピヘイピアスレッドをピヘ へイビアスレッドを徴別するステップと、
- (1) 前記スケジュール構造グラフと前配ピヘイピア構 イビア構造グラフに変換するステップと、
 - 造グラフの等価性をチェックするステップと、
- (g) 実行のすべてのスレッドについて前記ステップ
- を実行することを可能にする命令を含むことを特徴とす る、回路のアヘイピア制造に対して回路のスケジュール (c) ~ (l) を繰り返すステップと

【請求項29】 前配命令は、前配コンピュータシステ を検証するためのコンピュータシステム。

- (i) 前記ピヘイピア状態遷移グラフ内の各ノードが咳 **現れるように、前配ピヘイピア構造グラフ内のすべての** ノードの推移ファンイン内のすべてのノードの後にのみ ノードを含む順序セットarr1を作成するステップ
- ードの推移ファンイン内のすべてのノードの後にのみ現 れるように、前配スケジュール構造グラフ内のすべての (ii) 信記ピヘイピア情治グラフ内の各ノードが抜ノ ノードを含む燗//セットarr2を作成するステップ
- (iii) a r r 1をたどり、ピヘイピア構造グラフ内 の基底変数を離別するステップと、
- (iv) ピヘイピア構造グラフ内の非基底変数を基底変 数で要すステップと、
- (v) スケジュール構造グラフ内の入力ノードに対する 等価性リストを構成するステップと、
- (vi) arr2をたどり、arr2内の各ノードを処 ル情浩グラフの川力へ等価性リストを伝放させるステッ 型して、スケジュール構造グラフの入力からスケジュー
- あるとして、ピヘイピア構造グラフ内の対応する出力/ na 配ステップ (i)~ (m)を繰り返すステップと、 あり、cは特価性の条件を表す二分決定ダイヤグラムで であり、uはどへイピア構造グラフ内の信号の類別子で (vii) 各等価格リスト内のエントリは対 (u, c)

ードで等価性が確定したかどうか、及び、対応する条件 cがarr2内のプライマリ出力ノードに対するトート ロジーであるかどうかをチェックするステップと、

- (ix) すべての出力ノードが特値であることがわかっ (viii) arr2内のすべての出力ノードについて 前記ステップ(vii)を繰り返すステップと、
- を用いて前配ステップ (1)を実行することを可能にす る命令をさらに含むことを特徴とする請求項28に配載 た場合に等価性を見つけたとするステップと、 のコンピュータシステム。
- 【静水項30】 回路のスケジュールと該回路のピヘイ ピアとの間の等価性を検証するための、プロセッサ及び メモリを有するコンピュータシステムにおいて、
 - 前記スケジュール及び前記ピヘイピアは、実行の巡回ス レッドを有する可能性があり、
- 前記メモリは、前記コンピュータシステムが、
- (a) スケジュールをスケジュール状態選移グラフとし (b) ピヘイピアをピヘイピア状態適移グラフとして扱 て表現するステップと、
- 現するステップと、
- (c) 前記スケジュール状態遷移グラフ内の強遊結成分 を臨別するステップと、
- (d) 各強連結成分内の終了ノードを識別するステップ
- (e) 前記スケジュール状態遷移グラフをつぶして、前 配強連結成分を通らないサブパスを併合するステップ
- (8) 前記ステップ (1) で選択されたパスに対する情 (f) 以前に選択されていないパスを選択するステップ
 - 造RTL回路を取得するステップと、
- (h) 選択されたパスを列挙するのに必要なすべての状 **閻邏移決定をカプセル化するパスシグナルを生成するた** めの回路を構造RTL回路に追加するステップと、
- (1) パスシグナルを用いて、制約されたシンボリック シミュレーションを実行してピヘイピア状態選移グラフ 内の対応するパスを臨別するステップと、
- (j) 選択されたパスにおいて、以前に選択されていな い強連結成分を選択するステップと、
- (k) 選択されたパス内の選択された強連結成分に対す る不変項を、対応セットのリストとして抽出するステッ
- (1) 対応セットのリストから1つの対応セットを選択 するステップと、
- ュレーションの強連結成分カットにおいて得られる変数 4 応より小さい場合に、シンボリックシミュレーション (m) 選択された対応セットが、前のシンボリックシミ を再実行するステップと、
- (n) 対応セットのリスト内の各対応セットについて前

(0) 出力等価性条件が、非等価性を報告するパス条件 以外の条件付きであるかどうかをテストするステップ

(p) 原記ステップ (o) で値配出力等価性が条件付き である場合にこの検証を終了するステップと、

(4) 選択されたパス内のすべての強速結成分について (r) 終了点が高々3度現れるようにルートからシンク **前配ステップ(j)~(p)を繰り返すステップと、**

を繰り返すステップとを用いて前配体証を実行すること 抜回路のピヘイピアとの間の等価性を検証するためのコ を可能にすることを特徴とする、回路のスケジュールと へのすべてのパスについて首配ステップ (f) ~ (q) ンピュータシステム。

【請求項31】 前配命令は、前配コンピュータシステ

(i) ビヘイピア状態遷移グラフの始状態を許容パスリ ストに割り当てるステップと (ii) 許容パスリスト内で以前に訪れていない状態を 徴択するステップと、 (iii) どヘイピア構造RTLを生成するステップ

(1v) 非解釈シンボリックシミュレーションを実行し て、スケジュール構造RTL及びピヘイビア構造RTL

(v) 選移条件とパスシグナルの論理積がゼロでない場 合に、状態Sjの新しいコピーを許容パスに追加するス 内の対応する信号を臨別するステップと、

(vi) SiからSiへの各出選移ごとに前配ステップ (v) を繰り返すステップと、 (vii) 許容パス内に残る助れていない状態のみが終 状態のインスタンスとなるまで、すべての訪れていない を可能にする命令をさらに含むことを特徴とする請求項 状態について前記ステップ (iiii) ~ (vi) を繰り 返すステップとを用いてステップ (i) を実行すること 30に記載のコンピュータシステム。

【請求項32】 「前記命令は、前記コンピュータシステ ムが、各ループごとに、

(i) 各カットが前配ループの各実行の境界における変 殺値を表すような、スケジュール内のパスの構造RTL 回路内の3個のカットを監別するステップと、

(ii) ピヘイピアにおけるパスの構造RTL回路内の 対応するカットを磁別して、第1と第2のカットの間の サブ回路と、第2と第3のカットの間のサブ回路が同盟 であることをチェックするステップと、

(iii) スケジュール及びどヘイピアのR.T.L回路に おける対応するカットの各対における変数どうしの間の 等価関係を識別するステップと、

(iv) 最後のカットと最後の前のカットとの間の等価 (v) 前記ステップ (iv) の関係が同一でなく、か 関係が同一であるかどうかをチェックするステップと、

9

特 闭 2001-142937 (P2001-142937A)

つ、最後のカットにおける等価関係が、最後の前のカッ トにおける等値関係のサブセットである場合、最後の前

(vi) 前記ステップ(iv)の関係が同一でなく、か・ ブ(iii)から繰り返すステップと、

実行について20のRTL何路を展開して、前粒ステッ

のカットにおける等価関係を依頼し、1 つ以上のループ

トにおける等価関係のサブセットでない場合、最後の前 のカットにおける等価関係を、等価関係セットの集合に 道加し、1つ以上のルーグ実行について2つのRTL回 つ、最後のカットにおける等価関係が、最後の前のカッ 略を展開して、前配ステップ(iii)から繰り返すス テップと

(vii) 前記ステップ (iv) の関係が同一である場 合、最後のカットにおける等価関係を、等価関係セット の集合に追加するステップと、

(viii) 等価関係セットの集合内で、他のエントリ のスーパーセットであるすべてのエントリを削除するス テップと、 (1x) 等価関係セットの最終集合を、不変項の所母の 集合として指定するステップと、 g

る命令をさらに含むことを特徴とする請求項30記載の を用いて前記ステップ(k)を実行することを可能にす コンピュータシステム。 【語水項33】 コンピュータが回路のスケジューリン グの正当性をチェックすることを可能にするコンピュー タコードを含むコンピュータ可能媒体を有するコンピュ

回路に対するスケジュールは、アヘイビア記述から得ら ータプログラム貿品において、

前配コンピューケコードは、 8

ループが存在するときに非巡回スレッドの十分なセット を決定するためにループ不変項を抽出するコンピュータ

ループ不変項を抽出するためのシンボリックシミュレー ションのコンピュータコードと、 7116

非巡回スレッドの特価性を証明するコンピュータコード とを含むことを特徴とする、コンピュータが回路のスケ ジューリングの正当性をチェックすることを可能にする コンピュータコードを含むコンピュータ可能媒体を有す

【請求項34】 前記ピヘイピア記述は、サイクル境界 の導入によって変換されることを特徴とする間求項33 るコンピュータプログラム製品。

によって変換されることを特徴とする語求項33記載の 【請求項35】 前記アヘイアア記述は、資算並へ替え 記載のコンピュータプログラム製品。 コンピュータプログラム製品。

れることを特徴とする間求項33配板のコンピュータブ 用、着付け、折畳み及びパイプライン化によって変換さ 「請求項36】 前配ピヘイピア配送は、ループの限

ログラム貿品。

[請求項37] 前記ピヘイピア記述は、消算の投機実 げによって変換されることを特徴とする結水項33記載 のコンピュータブログラム製品。

【請求項38】 コンピュータが回路のビヘイビア記述 るコンピュータコードを含むコンピュータ可能媒体を有 に対して回路のスケジュールを検証することを可能にす するコンピュータプログラム製品において、散コンピュ

声記コンピュータが、スケジュールをスケジュール状態 遊移グラフとして指定することを可能にするスケジュー ル状態強移グラフジェネレータコードと、

迂釣コンピュータが、回路のどへイビアをアヘイピア状 低強移グラフとして指定することを可能にするピヘイビ ア状修造移グラフジェネレータコードと、

から、実行のスケジュールスレッドを選択することを可 前記コンピュータが、前記スケジュール状態遷移グラフ 能にするスケジュールスレッドセレクタコードと、

1

にするどへイビアスレッドセレクタコードと、前點コン 構造グラフに変換するとともに前配ピヘイピアスレッド 前記コンピュータが、前配ピヘイピア状態選移グラフか ら、対応するどへイピアスレッドを超抜することを可能 ピュータが、前記スケジュールスレッドをスケジュール をピヘイピア構造グラフに変換することを可能にするコ ンベータコードと、

前記コンピュータが、前配スケジュール構造グラフと前 記ピヘイピア構造グラフの等価性をチェックすることを 可能にする等価性チェッカコードと、

を可能にするコンピュータコードを含むコンピュータ可 からなることを特徴とする、コンピュータが回路のピヘ イビア記述に対して回路のスケジュールを検証すること 破媒体を有するコンピュータプログラム製品。

【排水項39】 コンピュータが回路のアヘイピア記述 に対して回路のスケジュールを検証することを可能にす るコンピュータコードを含むコンピュータ可説媒体を有 演乱コンピュータコードは、追割コンピュータが、 するコンピュータプログラム製品において、

- (*) スケジュールをスケジュール状態選移グラフとし
- (b) 回路のピペイピアをピヘイピア状態選移グラフと して表現するステップと、 て指定するステップと、
- (c) 前記スケジュール状態選移グラフから、実行のス (d) 煎記ピヘイピア状態強移グラフから、対応するピ ケジュールスレッドを選択するステップと、 へイピアスレッドを識別するステップと、
 - ラッに変換するとともに前記ピヘイピアスレッドをピヘ (e) 前記スケジュールスレッドをスケジュール構造グ イビア構造グラフに変換するステップと、
- (I) 槙沼スケジュール棒造グラフと煎沼ピヘイピア構 造グラフの等価性をチェックするステップと、
- (g) 状行のナベイのストッドについて控防ステップ

(c) ~ (f) を繰り返すステップと、

ールを検証することを可能にするコンピュータコードを を実行することを可能にすることを特徴とする、コンピ ュータが回路のどへイビア記述に対して回路のスケジュ 含むコンピュータ 可酸媒体を有するコンピュータプログ ラム製品。 【請求項40】 前記コンピュータコードは、前記コン ピュータが (i) 前起ビヘイピア状態選移グラフ内の各ノードが抜 現れるように、前記ピヘイピア構造グラフ内のすべての ノードの抽移ファンイン内のすべたのノードの後にのみ ノードを含む順序セットarr 1 を作成するステップ

れるように、前記スケジュール構造グラフ内のすべての (1:1) 煎配ピヘイピア構造グラフ内の各ノードが核ノ ードの推移ファンイン内のすべてのノードの後にのみ現 ノードを含む順序セットBrr2を作成するステップ (iii) urr1をたどり、ビヘイビア構造グラフ内 の基底変数を職別するステップと、

(iv) ピヘイピア構造グラフ内の非基底変数を基底変 数で表すステップと、 (v) スケジュール構造グラフ内の入力ノードに対する 等価性リストを構成するステップと、

(vi) arr2をたどり、arr2内の各ノードを処 **埋して、スケジュール構造グラフの入力からスケジュー ル構造グラフの出力へ等価性リストを伝搬させるステッ**

あり、こは等価性の条件を数す二分決定ダイヤグラムで であり、uはどへイビア構造グラフ内の信号の織別子で ドで等価性が確定したかどうか、及び、対応する条件 (vii) 各等価性リスト内のエントリは対 (u, c) あるとして、どヘイビア構造グラフ内の対応する出力ノ c がa r r 2内のプライマリ出力ノードに対するトート ロジーであるかどうかをチェックするステップと、

(viii) arr2内のすべての出力ノードについて 前記ステップ (vii) を繰り返すステップと、

(ix) すべての田力ノードが等値であることがわかっ た場合に等価性を見つけたとするステップと、

を用いて前記ステップ(1)を実行することを可能にす ることを特徴とする請求項39記載のコンピュータプロ グラム製品,

版回路のビヘイピアとの間の等価性を検証することを可 【船水項41】 コンピュータが回路のスケジュールと 能にするコンピュータコードを含むコンピュータ可能媒 前都スケジュール及び前點ピヘイピアは、実行の巡回ス 体を有するコンピュータプログラム製品において、

(*) スケジュールをスケジュール状態避移グラフとし 前記コンピュータコードは、前記コンピュータが、 レッドを有する可能性があり、

13

(b) アヘイピアをピヘイピア状態遷移グラフとして扱 、故現するステップと、 見するステップと (c) 前記スケジュール状態遷移グラフ内の強連結成分 を報別するステップと

(d) 各強連結成分内の終了ノードを貸別するステップ

(e) 前記スケジュール状態避移グラフをつぶして、前 **記強連結成分を通らないサブパスを併合するステップ**

(f) 以前に選択されていないパスを選択するステップ

(g) 前記ステップ (I) で選択されたパスに対する构 造RTL回路を取得するステップと、 (h) 選択されたパスを列挙するのに必要なすべての状

内の対応するパスを識別し、嵌パスに対する構造RTL 逍遥移決定をカプセル化するパスシグナルを生成するた (i) パスシグナルを用いて、制約されたシンボリック シミュレーションを実行してピヘイピア状態選移グラフ りの回路を構造RTL回路に追加するステップと、

(j) 強択されたパスにおいて、以前に避択されていな 回路を取得するステップと、

(k) 選択されたパス内の選択された強連結成分に対す る不変項を、対応セットのリストとして抽出するステッ い強連結成分を選択するステップと、

(1) 対応セットのリストから1つの対応セットを選択 するステップと、

ュレーションの強連結成分カットにおいて得られる変数 幼応より小さい場合に、シンボリックシミュレーション (11) 選択された対応セットが、前のシンボリックシミ を再実行するステップと、

(n) 対応セットのリスト内の各対応セットについて前 記ステップ (i) ~ (m) を繰り返すステップと、

(ロ) 出力等価性条件が、パス条件以外の条件付きであ るかどうかをテストするステップと、 (p) 前配ステップ (o) で前配出力等価性が条件付き である場合に非等価性を報告してこの方法を終了するス (4) 選択されたパス内のすべての強連結成分について (г) 棒丁点が高々3度現れるようにルートからシンク へのすべてのパスについて前記ステップ (f) ~ (d) 前記ステップ (j) ~ (p) を繰り返すステップと、

を実行することを可能にすることを特徴とする、コンピ ュータが回路のスケジュールと該回路のどへイビアとの 間の等価性を検証することを可能にするコンピュータコ **一ドを含むコンピュータ可説媒体を有するコンピュータ** を繰り返すステップと、 プログラム製品。

【請求項42】 前記コンピュータコードは、前記コン 60

8

Ħ

ピュータが、

(i) ピヘイピア状態選移グラフの始状態を許容パスリ ストに割り当てるステップと、 (ii) 許容パスリスト内で以前に訪れていない状態を 選択するステップと、

(iii) ピヘイピア構造RTLを生成するステップ

て、スケジュール構造RTL及びピヘイピア構造RTL (iv) 非解釈シンボリックシミュレーションを実行し 内の対応する信号を識別するステップと、

(v) 強移条件とパスシグナルの輪型傾がゼロでない場 合に、状態Sjの新しいコピーを許容パスに追加するス テップと、

(vi) SiからSjへの各出遺移にとに前配ステップ (v) を繰り返すステップと、

状態のインスタンスとなるまで、すべての訪れていない (vii) 許容パス内に残る切れていない状態のみが終 状態について前記ステップ (ii;) ~ (vi) を繰り 返すステップと、

を用いて、前配ステップ(i)の制約されないシンポリ ックシミュレーションを実行することを可能にすること を特徴とする諸求項41配載のコンピュータブログラム ピュータが、各ループごとに、 (i) 各カットが前記ループの各実行の境界における変 数値を表すような、スケジュール内のパスの構造RTL 回路内の3個のカットを職別するステップと、 (ii) アヘイアアにおけるパスの結禍R11回路内の 対応するカットを類別して、第1と第2のカットの結の サブ回路と、第2と第3のカットの間のサブ回路が河型 であることをチェックするステップと、

(iiii) スケジュール及びピヘイピアのRTL回路に おける対応するカットの各対における変数どうしの間の 等価関係を職別するステップと、

(i v) 最後のカットと最後の前のカットとの間の等価 関係が同一であるかどうかをチェックするステップと、

つ、最後のカットにおける等価関係が、最後の前のカッ トにおける等価関係のサブセットである場合、最後の前 のカットにおける等価関係を依疵し、1 0以上のルーブ **実行について2つのRTL回路を展開して、前記ステッ** (v) 煎配ステップ (iv) の関係が同一でなく、か

トにおける等価関係のサブセットでない場合、最後の前 (vi) 前記ステップ (iv) の関係が同一でなく、か つ、最後のカットにおける等価関係が、最後の前のカッ のカットにおける等価関係を、等価関係セットの集合に 過加し、10以上のループ実行にしいて20のRTL回 プ(iii)から繰り返すステップと、

路を服開して、前記ステップ(iii)から繰り返すス テップと、

(vii) 位配ステップ (iv) の関係が同一でもる場 合、及後のカットにおける等価関係を、等価関係セット

のスーパーセットであるすべてのエントリを削除するス (viii) 等値図序セットの集合内で、他のエントリ の集合に追加するステップと、

デップと、

(ix) 等価関係セットの最終集合を、不変項の所望の を用いて前記ステップ (k) で不変項を加出することを 可能にすることを特徴とする静泉項41 配載のコンピュ **集合として指定するステップと、** ータプログラム製品。

[発明の詳細な説明]

[000]

合成におけるスケジューリングステップの検証(verific 変換を含むスケジューリング検証のための新規技術にあ る。特に、本発明は、ループと、スケジューリング中に [1. 1 発明の属する技術分野] 本発明はハイレベル ングとともに実行される可能性が高いすべての代表的な **実行されるさまざまなルーブ変換を扱うことが可能な検** ation)に関する。本発明の主要な焦点は、スケジューリ [発明の属する技術分野] [1. 発明の詳細な説明] 証技済を提供する。

合せ論理の検証は、初期ネットリスト仕様に対して最終 **論理ネットリストの妥当性の検証を行う必要があるため** を検証するためのツールも必要となる。本発明は、検証 れているように、シミュレーションは、正当性(correct より、高速合成が可能になるのに加えて、再使用の観点 びその他の多くの会社から提供されるツールを用いた机 レジスタトランスファレベル (RTL) のネットリスト を実行する技術を改飾するためのものである。よく知ら 位証ストラテジとして十分ではあり得ない。そこで、フ [従来の技術] [1.2 従来の技術] 回路を出荷する までの時間を短縮する手段として、ハイレベル仕様から の合成が重要であることはよく認識されている。これに **に、く人フバラ・アヘ人 アレ (慰存) 既消かの命のわめ** からもより有利となる。Chrysalis(R)、Synopsys(R)及 noss)を保証しないにも拘わらず時間がかかるために、 オーマル検証の方法権が必要となる。 [0002]

の知識を活用しなければならない。 実際、スケジューリ [0003] 初期ピヘイピア仕様から最終RTLを実現 **奉いに、合成自体は、自動ツールを用いてなされるか手** ング、リソース割当て及びレジスタ代入のような明確に えられている場合、入力として単に2つの大幅に異なる 区分された基本的なステップからなる共通の基本フロー するために適用される安煥のスコープ (有効範囲) が与 的でなされるかにかかわらず、一般的に、スケジューリ に従う。検証方法が実際的であるためには、このフロー は、すべての実配的な目的で実現可能なわけではない。 レベルでの記述をとるブラックボックス検証システム

すために、資算並べ替え、ループ展開、投機実行 (spec いストラテジである。最終設計の品質が多少犠牲になっ n せることによって行われる。さまざまな散計要件を消た 中に実行されることがある。スケジューリングをチェッ ングやレジスタ代入のようなステップどうしの間の区分 をそのまま保持することは、「検証のための設計」の良 の検証は、合成プロセス全体を検証するよりは容易であ **築である。同期散計では、これは、荷算に状態を対応さ** れらの変換をそのスコープ(有効範囲)に含むことであ たとしても、合成プロセスははるかに検証容易になる。 【0004】ハイレベル合成フロー中の個々のステップ ulative execution) 等のような変換が、このステップ クしようとする検証ツールにとって最小限の要件は、こ は、タイムスタンプを資算(operation)に割り当てる作 るものの、決して簡単ではない。 スケジューリングと

[0005] 本男哲智において、シンボリックシミュレ d)」という用語は、この場合、標準の算格消算のような はなく、入力リスト及び資算名が伝送されることを意味 ーションとは、回路を通して、変数値ではなく、変数を 複雑な演算に遭遇したときに、入力のブール演算の値で 伝版させる手続きを含意する。「非解釈(uninterprote

[0006] 1.2.1 関連する研究

hardware verification", in Proc. Design Automation になされた。代表的なものとして、J. Darringer, "The Conf., pp. 375-381, June 1979、を参照。しかし、Darr リングを検証するという場合に応用を限定している。派 従来、ハイレベル記述から生成される設計を検証するた めのいくつかの技術が提案されている。プログラム及び ハードウェアの検証のためのツンボリックシミュワーツ ョンに関するかなりの研究活動が70年代及び80年代 application of program verificationtechniques to ingerの研究及びそこから原生した研究は、スケジュー 生した研究の一部は、

ffication with ADLIBand SDL", in Proc. Design Auto . W. Cory, "Symbolic simulation for functional ver mation Conf., pp. 82-89, June 1981 · V. Pitchumani and E. Stabler, "A formal method f or computer design verification", in Proc. Design Automation Conf., pp. 809-814, June 1982

な制限は、シンポリックシミュレータがチェックを実行 [0007] 虹要な点として、Darringerの研究の主要 するための不変項(invariant)を散けることをユーザに 要求していたことである。実際、知られているように、 に見られる。

· K. T. Cheng and A. S. Krishnakumar, "Automatic f unctional test generation using the extended finit e state machine model", in Proc. Design Automation らない対応点 (Darringerの用語では制御点(control po 2 つのハードウェア配述を比較する際に、不変項は、一 方の記述の完全な状態が他方の状態と一致しなければな so int)) である。スケジューリングの場合、シミュレータ

9

18

特別2001-142937 (P2001-142937A)

al vector generationfor HDL models using linear pr · F. Fallar, S. Devadas, and K. Keutzer, "Function ogramming and 3-satisfiability", in Proc. Design Au tomation Conf., June 1998 にこの情報を提供するために、ユーザは、例えば、合成 ツールによって実行されるループ変換の詳細な知識を有 とになる。また、ユーザが対応点を提供する場合、完全 に、このような要求は、検証の目的に部分的に反するこ する必要がある。このような要求は困難である。さら

to enumeration for FSMs with datapaths", in Proc. . Formal Methods in Computer Aided Design, Nov. 1998 を容屈。これらの技術は強力であり、ハイレベル合成か ら生成される設計の検証におけるモデルチェック技術や . J. Kukula, T. Shiplo, and A. Aziz, Implicit sta 定理証明とともに、将来の応用の可能性がある。

> M. C.-T. Chen and A. Parker, "A hybrid numeric/sy abolic program for checking functional and timingc

ける同型(isomorphism)のためにチェックすべき式を単

純化する追加能力を有する同じ基本的なアルゴリズム

性の問題は未解決のままとなる。制御点どうしの聞の中 間信号間の対応を検出し、それを利用して、制御点にお International Symposium on High Level Synthesis, p

ompatibility of synthesized design", in Proc. The

[0008]他のいくつかの関連する文献についてもこ こで説明する。Minatolt、2つのハードウェア記述どう しの間の等価性を値かめるためのBDD (Binary Decis ionDiagram: 二分決定ダイヤグラム) に基づくアプロー rom hardware algorithm descriptions", in Proc. Int. Conf. Computer-Aided Design, pp. 644-649, Nov. 199

p.112-117, May 1994、で提案された。

J. R. Burch, E. M. Clarke, D. E. Long, K. L. McM illan, and D. L. Dill, "Symbolic model checking fo .R. K. Brayton et al., "VIS: A system for verific r sequential circuit verification". IEEE Transacti ons on Computer-Aided Design, vol. 13, Apr. 1994

· S. Owro, J. M. Rushby, and N. Shankar, "PVS: A p -Aided Verification, July 1996

チを提案している。S. Winato, "Generation of BDDs f

ation and synthesis"; in Proc. Int. \Conf. Computer

rototype verification system", in 11th Internation d.), vol. 607 of Lecture Notes in Artificial Intell al Conference on Automated Deduction (D. Kapur, e igonce, Springor Verlag, 1992

【0010】ここ数年、非解釈関数によるシンボリック シミュレーションに払っく特価杠チェックのための拡木 的アルゴリズムの効率の改善について、いくつかの論文 が発表されている。

> る。さらに、ループは、すべての変数に対するBDDが 追加原間で変化しなくなるまで各ループを展開すること によって処理される。この方法は、算術関数を表現する 際のBDDの制限と、ループ終了条件が満たされるまで ループを明示的に限開する必要があることとによる欠点

は、追加変数の使用により直線的なコードに変換され 6、を参照。このアプローチでは、すべての条件分岐

. R. Shostak, "An algorithm for reasoning about eq uality", Communications of the ACM, vol. 21, no. 7, pp. 583-585, 1978

> ざまなステップをチェックするための規則スイートのセ ットを提案した。J. Gong, C. T. Chen, and K. Kucuke

がある。Gong et al.は、ハイレベル合成におけるさま

akar, "Multi-dimensional rule checking for high-le

vel design verification", in Proc. Int. High-level **照。しかし、彼らの等価性チェッカは、構造同型をチェ** の貢献は、2つの配述における対応する信号が相異なる

Design Validation & Twst Wkshp., Nov. 1997、を畚 ックすることに制限されていた。Bergamaschiand Raje

· A. Goel, K. Sajid, Il. Thou, A. Aziz, and V. Sing hal, "BDD based procedures for a theory of equalit f. Computer-Aided Verification, pp. 244 255, July 1 Int. Conf. Computer-Aided Design, pp. 2-6, Nov. 1995 · R. Jones, D. Dill, and J. Burch, "Efficient vali y with uninterpreted functions", in Proc. Int. Con dity checking for processor validation", in Proc.

ゅ する。その決定手控きは、算術資算とともに、ブール資 を参照。本発明で用いられるシンボリックシミュレーシ ョンアルゴリズムは、従来技術といくつかの共通点を有

· C. Barrott, D. Dill, and J. Lovitt, "Walidity ch y", in Proc. Formal Methods in Computer Aided Desi ecking for combinations of theories with equalit

算を含む。

とである。R. A. Bergamaschi and S. Raje, "Observab

ば等価性チェックを実行することができるかを示したこ

ults", IEEE Design & Test ofComputers, vol. 8, pp.4

0-50, Apr. 1997、を参照。

[0009]最近では、検証において算術及び関御算術 相互作用をモデル化するためのいくつかの技術が提案さ

le timewindows: Verifying high-level synthesis res

時点で観測されなければならないときにどのようにすれ

gn, pp. 187-201, Nov. 1996

hal, "BDD hased procedures for a theory of equalit Goel, K. Sajid, Il. Thou. A. Aziz. and V. Sing y with uninterpreted functions", in Proc. Int. Con

f. Computer-Aided Verification, pp. 244 255, July 1

を診照。また、要求に応じて、決定手続きに追加の代数 を加えることも可能である。C. Barrott, D. Dill, and J. Luvitt, "Validity chocking for combinations of theories with equality", in Proc. Formal Methods in Computer Aided Design, pp. 187-201, Nov. 1996.

[0011] しかしながら、本発明で用いられるシンボ リックシミュレーションアルゴリズムは、ブール似算/ 条件をどのように扱うかにおいて従来技術とは異なる。 最も近いのはA. Gool at al. のものであるが、対応する 届みを記憶するのに必要なブックキーピングにおいて異 なる。A. Gool, K. Sajid, H. Thou, A. Aziz, and V. Singhal, 'BUD basod procedures for a theory of equ ality with uninterproted functions', in Proc. Int. Conf. Computer-Aided Verification, pp. 244-255, Ju 1y 1998、を参照、

【0012】<u>1,2,2 従来技術:スケジューリング</u> の46巻第四 スケジューリングは、ハイレベル合成に基づく設計フローにおいて最も重要なステップのうちの1つである。スケジューリングに関する全盤的な情報については、・D. D. Gajski, N. D. Dutt, A. C.-H. Fu, and S. Y.-L. Lin, High-levelSynthesis: Introduction to Chip and System Dosign, Kluver Academic Publishers, Norrell, M. 1992

・G. De Micholi, Synthesis and Optimization of Dig tial Circuits, NeGrar-Hill, New York, NY, 1994 を参照。タイミング指軸を部分的にしか又は全く含まないピヘイピア記述からはじめて、設計のサイクルごとのピヘイピアは、スケジューリングステップ中に固定され、る。このサブセクションでは、スケジューリングステップ中に実行されるいくつかの代表的な変換について説明する。それらの変換により検証プロセスの複雑さがどのように増大するかについてもここで説明する。

「0013] 11.2.2.2.1 クロックサイクル境界 の第入1スケジューリングは、回路のピヘイピア配送か らスケジュールを導出するプロセスである。単純な形の スケジューリングでは、実行されるのは、ピヘイピア配送が 逆にクロックサイクル境界、すなわちカットを入れるこ とからなる変換だけである。IIDLに流心場合、これに、 相当する可能性のあるものの1つは、ピヘイピア監送に いくつかの"rait until cike! and cik'イベント文を持 入することである。詳細は、D. Knapp, T. Ly. D. Mach illen, and R. Miller, "Dehavioral synthesis method ology for IUL'based sportification and validation", in Proc. Design Automation Conf., pp. 28-291, June 1995、を参照、あるサイクル境界と次のサイクル境界の 即の演算の列は即台せ倫理を安すため、一般に、いくつ かの条件を満たすために複数のカットを入れる。例え

った値を生成する可能性がある。

とスケジュールとは、サイクルごとに等値ではない。 紋 は異なる可能性がある。さらに、 (データ依存性がある 可能性もある)ループの存在もまた、検証の複雑さを増 大させる。さらに、HDLの複雑なセマンティクス(例 えば、同号代入や並行文)のため、サイクル筑界を導入 alwaysプロックのような暗黙のループを含む) を切るた る。周知のように、出力を計算するのに必要なクロック サイクル数は、異なるスレッドあるいは入力値に対して するという単純な変換でさえ、設計の機能を変更するこ る。この記述は、whileループと、さまざまな変数及び **眉号代入文を含むプロセスに関する。いくつかのステッ** めにカットを入れる。知られているように、ピヘイピア とがある。これは、次の例によって明確に例示される。 って、等価性の概念と、等価性をチェックする技術と は、クロックサイクル境界を超えて作用する必要があ [0014] 例1: 図1に示すVHDLTM記述を考え

述は、"wait unlil clk=']' and clk'event"文を含まな することにより、y#varへの代入が評価される前にu#var 加されたクロックサイクル境界を示す。なお、x#var、y ループの最後の"wait for Ons"文まで有効ではないから 入の後に"wait until clk='1' and clk'event"文を導入 の新しい値が有効になることが独関される。上配の差の **枯果として、スケジュールは、シミュレーション中に骸** プは、算析計算を含む。このプロセスでは、2つの"wai ある。これらのイベント文は、スケジューリング中に追 対してなされるすべての代入は信号代入である。VHD 1.における信号代入文のセマンティクスは、信号に代入 される値は即時に計算されるが、その代入はある後の時 ルタ遅延を導入し、先行する倡号代入文によって生成さ 借号y#varへの代入を考える(なお、このピヘイピア記 い)。右辺の式の計算は、信号ulivarの古い値を使用す である。しかし、スケジュールでは、uhvarへの信号代 t until clk=' I' and clk' イベント文に注釈を付けて #var、u#var及びdx#varは信号であり、これらの変数に は、デルタに箏しい。"wait for Ons;"文の目的は、デ 【0015】 どへイビア 記述におけるwhileループ内の 刻まで有効にならないというものである。この時刻は、 明示的な時刻が指定されていない場合、デフォルトで れた新しい値が有効になることを強制することである。 る。 信号uhvarへの先行する代入は実行されているが、

[0016] <u>| 11.2.2.2.2 破算の並べ替え</u>】 放算 の並べ替えは、ピヘイピア認識に存在する並列性を利用 するため、及び、与えられたリソースを最大限に利用す るために、スケジューリング中に実行することが可能で ある。一般に、これは条件放算及び完全なループを並べ 替えることを含む。最新のスケジューリング技術では、 しばしば、データフロー及びメモリアクセスの放存性を 維持しながら、ピヘイピア認述における演算を任意に建 へ替える。詳細には、

ば、すべてのループ (VHDLのprocess文やVerilogの

(12)

特開2001-142937 (P2001-142937A)

• D. D. Gajski, N. D. Dutt, A. C.-H. Wu, and S. Y.

-L. Lin, High-levelSynthesis: Introduction to Chip
and System Design, Kluwer Academic Publishers, No
real M. 1902

G. De Micheli, Synthesis and Optimization of Dig Ital Circuits, McGraw-Hill, Now York, NY, 1994
 在を路, 海算の並べ替え中に導入される可能性のあるエラーには、データ依存性、条件関節依存性、及びメモリハザード (例えば、RAW (read-after-write)、WAW (write-after-write)、WAW (write-after-write)、WAW (write-after-write)なステンテンールの陰証は、スケジュールからの関節及びデータのフローの抽出を必要とする。さらに、関係のグデータの依存性が突撃において満たされることをチェックすること (例えば、当台まれる。詳細には、J. Gong、C. T. Chon, and K. Ku cukcakar, "Multi-dimensional rule checking for high-level design verification"、in Proc. Int. High-level Design Validation & Test Rahp, Nov. 1997.

[0017] 例2: 図2 (a) はピヘイピアC配流を示し、図2 (b) はその対応するスケジュールを示す。この例のピヘイピアは、シーケンシャルプログラムとして指定されているため、各スレッドで実行される資算について完全な順序を定義している。しかし、スケジューラは、保存の必要がある演算とうし間の依存性の解析を自動的に実行するかもしれないし、演算の順序が出力の計算にとって重要ではないときに演算を並べ替えることを選択することがある。このような並べ替えは、リゾースやクロック期間の整を最適にするために実行される可能。

[0018]以下の並べ替え操作が、このピヘイピアに ついてのスケジュールで実行されている。 ・ピヘイピアにおいて十2及び*1とマークされた演算の原序は逆転されている。これは、基本プロック内の演算の局所並べ替えの例である。この並べ替えは正しくない。その里由は、ピヘイピアにおける演算+2と*1の間にデータ依存性があり(+2の出力は*1の入力である)、このデータ依存性は、図2に示すスケジュールでは嵌られているからである。

[0019] 2つのforループの実行順序はスケジュールでは遊信されている。ピヘイピアにおいて最初に現れるループは、スケジュールでは状態22、S3、及びS4によって実現され、ピヘイピア配送の第2のforループは、スケジュールの状態51で実現されている。この並べ替えは妥当である。その理由は、2つのループの間にデータ依存性や仮先順位制ががないからである(これちのループに共通な唯一の変数であるループカケンタcoutit、各ループの前にの行別にされる)。

[0020] [1, 2, 2, 3 パス/セグメントの複 10

型」とヘイビア配送における相異なるパス (寸なわち、 即算のスレッド) は、しばしば、異なるスケジューリン グの機会及び間約を提示する。従って、ピヘイビアにお いて与えられたパスを量大限に最適化するためには、ピ ヘイビアにおける残りのパスとは別国にパス (またはそ の部分) をスケジューリングする必要が生じることがあ る。これにより、スケジュールにおいてパスまたはパス セグメントの模型が生じる。パスに基づくスケジューリ ビグ技術は、ピヘイビアにおける単純(無円路的あるい は非巡回(acyclic))パスに対してよりよの適化 を行う。同様に、ルーブ指向スケジューリング技術は、 ピヘイビアにおける非純パスに対してのような最適化 を行う。同様に、ルーブ指向スケジューリング技術は、 ピヘイビアにおける非純パスに対してのような最適化 を行う。同様に、ルーブ指向スケジューリング技術は、 ピヘイビアにおける非純パスに対してのような最適化

- R. Camposano, "Path-basod schoduling for synthos is", IEEE Trans. Computer-Aided Design, vol.10, p. 85-93, Jan. 1991

S. Bhattacharya, S. Dey, and F. Brglez, "Performance anelysis and optimization of schedules for conditional and loop-intensive specifications", in Proc. Design Automation Conf., pp. 491-496, June 199

大松田

することを検証する。さらに詳細には、C.-T. Chen and checking functional and timing compatibility of s ynthesized designs", inProc. The International Sym posium on High-Level Synthesis, pp. 112-117, May 19 ントの複製は、検証プロセスの複雑さを増大させる。知 られているように、演算と変数の間の関係は一対一では なくなる。従って、栁造同型をチェックする単純な技術 は、スケジュールとピヘイピアの特価性を配明するのに 十分ではない。 複製により、ピヘイピアに対するスケジ ュールにおける資類の数が増大するが、アヘイピア、も るいは、そのどヘイピア内の与えられたバスあるいはス このように、従来の検証ストラテジは、ピヘイピア及び スケジュールにおけるパスを列挙することである。さら に、対応するパスのそれぞれの対ごとに、このようなス トラテジは、ピヘイピア及びスケジュールにおいて実行 される演算のセットが同型のデータフローグラフを形成 A. Parker, "A hybrid numeric/symbolic program for 【0021】また、スケジューリング中のパス/セグメ レッドに沿って実行される演算のセットは同一である。

[0022] [1, 2, 2, 4 ルーブ変換] ルーブ は、しばしば、ピヘイピア配近においてパフォーマンス あるいはパワーに関するクリティカルな部分を構成す る。データ独立ループ(実行回数が事前に既知であり、 入力値とは独立なループ)、及び、データ依存ループ (実行回数が静めに既知ではなく、入力データに依存す るループ)を積極的に凝めにするさまざまなスケジュー リング技術が提案されている。これらの技術には以下の

におけるループの境界は、ピヘイピアにおける対応する りのいくつかのコピーに変換した後、そのループのコピ 一をすることである。 第2の意味は、スケジュールにお けるルーブの1回の実行が、どヘイピアにおけるループ の複数回の実行に対応することである。2種類のループ [0024] ・ループ回転。これにより、スケジュール は、ビヘイビアにおけるループをループ本体(10op bod ・ループ展回。 ケーブ展回の1つの柳味 原周変換を図3(b)及び図3(c)に倒示する。 0023

ルーブの境界に対してずれる。ループ回転を図3 (d)

プロローグ及びエピローグを作成することも必要になる [0025]・ループパイプライン化。これは、ループ 扩景み(loop folding)あるいはルーブ巻付け(loop wind ing)ともいい、ループ本体の複数回の実行を並行して実 行するものである。これには、正当性を保証するために Nicolau, and D. Gajski, "Percolation based synthe sis", in Proc. Design Automation Conf., pp.444-44 ことがある。さらに詳細には、R. Potasman, J. Lis,A. 9, June 1990, を参照。ループパイプライン化を図3 (e) に例示する。

他である場合、あるいは、ループ実行回数が一定で既知 おける異なるパスの偶数により、すべてのこのようなパ スの列挙は至難となる。さらに、回転やパイプライン化 るスレッドあるいはパスの列挙は、ループの相異なる実 行される回数はデーク依存であることがあり、静的に限 である場合であっても、ピヘイピア及びスケジュールに のようなループ吸道化は、スケジュールとどヘイピアに ジューリング中のルーブ最適化の適用は、検証を非常に 行カウントを考慮する必要がある。 さらに、ループが実 定することが困難である。さらに、このような限定が可 おけるループの境界どうしの間の対応を破壊する。本発 明の重要な特徴は、スケジュールにおけるすべての非単 [0026] ピヘイピアにおけるループの存在と、スケ **模様にする。特に、ピヘイピア及びスケジュールにおけ** 純パスの列挙を避ける、ループ不変項の自動抽出にあ

[0027] [1, 2, 2, 5 投機支行] 投機実行で は、ピペイピア記述の一部が、その部分を実行すること ハイレベル合成のスケジューリングステップに結合され **枚機実行によって、徐証は更に複雑になる。 魚要な点で** あるが、ピヘイピアでの関節依存性は、枚機実行を含む が必要であるとわかる前に、実行される。投機実行は、 ると、大幅なパフォーマンス改善が得られる。しかし、 スケジュールでは満たされない。さらに詳細には、

· 1. Radivojevic and F. Brewer, "Ensemble represen tation and techniques for exact control-dependent scheduling", in Proc. High-level SynthesisWorksho pp. 60-65, 1994

形式で、不変項の効率的な抽出を行うことである。本発

制御状態よりもデータパスレジスタによって引き起こさ

明の技術は、ほとんどの散計における状態空間爆発は、

· O. Lakshminarayana, A. Raghunathan, and N. K. Jh a, "Incorporating speculative execution into schod uling for control-flow intensive behaviors", in Pr oc. Design Automation Conf., pp. 108-113, June 1998

果を格納するためにスケジュールに追加一時変数を導入 【0028】 スケジューラは、投機実行される演算の結 するのが一般的である。また、スケジューラは、それら の一時変数が依存する投機条件が評価された後にそれら の一時変数を解決するための追加コード(代入文)を生 成する。構造同型に基づく検証技術は、このような変換 を検証することができない。これについては、

. J. Gong, C. T. Chen, and K. Kucukcakar, "Multi-d imensional rule checking for high-level design ver ification", in Proc. Int. High-level Design Valida · C.-T. Chen and A. Parker, "A hybrid numeric/symb tion & Test Wkshp., Nov. 1997

olic program for checking functional and timing co mpatibility of synthesized design", in Proc. The I nternational Symposium on High Level Synthesis, p p. 112-117, May1994

に説明されている。 [0029] 【発明が解決しようとする課題】 [2. 発明の概要] 本 発明は、新規な非解釈シンポリックシミュレーション手 **続きに関する。本発明の技術は、ピヘイピア仕様及びス** ケジューリングされたRTLが与えられた場合に、2つ の配述の出力が相互に無条件に対応するかどうかを判定

合に、相互に対応する。その場合、出力が対応するため 借号の間の条件付き信号対応を出力へ向かって伝始させ 解釈される。これにより、条件を超えて南算を移動させ イアア記述におけるループと、スケジューリング中のル 一プ変換との存在によって、非常に複雑になる。本発明 の重要な特徴は、ループと、スケジューリングにおける ルーブ変換とが存在する場合に、等価性チェッカによっ [0030] スケジューリングされたRTLとどへイビ ア記述の間の、条件付きの可能性がある入力対応のリス トからはじめて、木発明の技術は、2つの配述における る。2つの液算の出力は、その液算型が同一であり、か つ、ある条件下でその液算への入力が相互に対応する場 [0031]算術演算とは異なり、ブール演算は完全に るような変換の正当性のチェックが可能となる。このよ 【0032】スケジューリングを検証する作業は、ピヘ て、スケジュールとどへイビアにおける信号の間の対応 の条件は、入力が対応するための条件の論理前となる。 うな変換は、スケジューリングにおいて一般的である。

た場合に、 黙った否定 (フォールスネガティブ) を報告 リングにおける代表的な変換とみなされるものに基づい **れるほとんどの設計を検証することが可能である。本発** するという点で、悲風的である。本発明の技術の詳細に **ちるとこう処態に、部分他に基ろいてこる。 メケジュー** て、本発明の技術は、スケジューリングによって生成さ 明の技術は、扱うことができないルーブ最適化に遭遇し

【0033】シンポリックシミュレーションアルゴリズ ムは、本発明の重要な情成要案であるが、本発明の主要 な貢献ではない。本発明の主要な貢献は、ループを扱う ことが可能な、無間路グラフに対する基本的なシンポリ ックシミュワーションアルゴリズムの改善にある。

ついては、その応用の具体例とともに、セクション4で

れたスケジュールでも使用可能である。なお、従来の技 [0034] 従来の方法における問題点を解決するため は、他の最適化技術を適用したスケジュールにも適用可 記述との等価性を証明する改善された方法を提供するこ とである。本発明は、いかなるスケジュールにも関限さ れず、従来の技術の項で説明したいかなる最適化がなさ に、木狢明の目的は、スケジュールと、そのピヘイピア 筋の項で説明した最適化は単なる例示であり、本范明

フローグラフあるいは制御/データフローグラフ (CD 【0035】ピヘイピアは、従来の任故の形式で指定す ることができる。これには、制御フローグラフ、データ FG: control/data flow graph) 及びピヘイピア

y, D. NacWillon, and R. Willer, "Behavioral synthes (超) 状態マシンが含まれるが、これらには限定されな い。 アヘイビア合成についての評価は、D. Knapp, T. 1 is methodology for HDL based specification and val idation", in Proc. Design Automation Conf., pp. 28-291, June 1995、を参照。

【0036】本発明は、ピヘイピア及びスケジュールに Bitるプライマリ入力変数の間の対応が与えられている こと、及び、出力変数間の対応と、出力変数が同一の値 とを仮定する。本発明は、複数のループ、ネストしたル を有すると期待される時刻とが明確に指定されているこ ープ、及びデータ依存ループを含むピヘイピア及びスケ ジュールを処理する。

【0037】本発明の検証手続きの正確さ及び完全性を 保証するために設計及び合成のフローが満たすことが必 **熨とされる仮定は以下の通りである。**

プロセス中には、そのゲートレベル実数に分解されない。 について、n回の反復後の停止を考え、すべての場合に 【0038】・ピヘイピア配近における商算は、スケジ 扱われるもの (例えば、算術及び比較預算) と、分解ま 算)とに分けることができる。例えば、ワードあるいは ューリングプロセス中にアトミックエンティティとして ピットベクタ商算 (例えば加算) は、スケジューリング たは変換される可能性のあるもの (例えば、ブール荷

3

特間2001-142937 (P2001-142937A)

算を非解釈のまま残すべきかを決定するために使用され 。 ことがある。アトミック商爵と非アトミック商項に商頭 を分けることは任意性を伴うことがあるが、検証手続き に与えられることが必要である。この情報は、本発明の 検証技術の主要な情成要素である非解釈シンポリックシ ミュレーション手続きにより、どの資算を解釈しどの演

ば、算術及び比較演算がアトミックであると宣言される 場合、スケジューリングは、スケジュールを最適化する ために、これらの演算の機能についての知識を使用しな い。比較預算は、分歧及びループ終了条件を決定するた [0039]・スケジューリングプロセスは、アトミッ ヶ商算の解釈から導き出される知識を使用しない。例え めに使用されるものを含む。

てエラーありとしてフラグが立てられる。なお、この仮 ろ、これは、ルーブ原間がピヘイピアからスケジュール [0040]・ピヘイピアにおける各ループごとに、ス り、スケジュールにおけるループの1回の実行は、ビヘ イビアにおけるループの1回以上の実行に対応する。こ の性質を満たさないスケジュールは、検証手続きによっ 定は、ループ本体あるいは境界がピヘイピアとスケジュ ールとで同一であることを要求するものではない。 むし へと実行されているだけであり、その逆ではないことを ケジュールには少なくとも1つの対応するルーブがあ 意味才る。

R)、パスに払びヘスケジューリング、ループ指向スケジ ューリング(loop-directed scheduling)などのような周 [0041] 上記の仮定はそれほど間限的ではない。そ の理由は、これらの仮定は、リストスケジューリング、 強靱的スケジューリング(force-directed schedulin

知のスケジューリングアルゴリズムを含む最も実際的な スケジューリング技術によって満たされるからである。 これについては、

. D. D. Gajski, N. D. Dutt, A. C.-II. Wu, and S. Y. -L. Lin, High-levelSynthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, No rwell, MA, 1992 · G. De Micheli, Synthesis and Optimization of Dig ital Circuits, McGraw Hill, New York, NY, 1994 に示されている。 【0042】本明細蛮では、代表的なスケジューリング 技術という川語は、上記の仮定を満たすスケジューリン グのアルゴリズムあるいはツールを表すために使用す

合、本発明のアプローチはループ不変項を使用するもの 木体の後のコードが実際に実行されるかどうかには特に 対処しない。ある意味で、本発明では、すべてのn≥0 である。しかし、ループ停止の回題、すなわち、ループ 【0043】ループについて正当性をチェックする場

ルスネガティブを報告することになる。その理由は、本 発明は、2回の実行後の停止のみならず、n=6を含む かどうかにかかわらず)に依存する停止条件を考慮する **終了条件のために、ループは2回より多くは決して実行** 等価性をチェックする。本発明のアプローチのこの特徴 は強闘しなければならない。 すなわち、ループ本体のす 解収された値(これがスケジューラによって利用された されないとする。この場合、本発明の手続きは、フォー すべての回後nの後の停止を考慮するからである。ルー ループが6回実行される場合に限りエラーが生じるが、 お、算格商賃を扱うために非解釈関数を使用するため、 ことはこのフレームワークでは不可能である。例えば、 ペての反復回数に対する英価性がチェックされる。 な

イビア記述から得られる。この方法は、ループが回路内 にあるときに非巡回スレッドの十分なセットを決定する ためにループ不変項を抽出するステップと、ループ不変 項を抽出するためにシンポリックシミュレーションを実 [歌盟を解決するための手段] 本発明の目的を適成する ため、国路のスケジューリングの正当性をチェックする 力法が提供される。回路に対するスケジュールは、ピヘ ドするステップと、非巡回スレッドの等価性を証明する ステップとを有する。

[0045] 好ましくは、アヘイピア的遊は、サイクル 境界の導入によって変換される。

【0046】好ましくは、アヘイアア西泊は、密節歩く 皆えによって変換される。 [0047] 好ましくは、ピヘイピア記述は、ループの **原開、巻付け、近登み及びパイプライン化によって変換**

[0048] 好ましくは、アヘイピア智法は、徴算の投 **幾実行によって変換される。** [0049] 本苑明のもう1つの特徴によれば、回路の ピヘイピア配述に対して回路のスケジュールを検証する ら、ループを含む可能性のある実行のスケジュールスレ **心するピヘイピアスレッドを繰別するステップと、スケ** ジュールスレッドとどへイピアスレッドの無条件等値性 ッドを選択するステップと、崩配ピヘイピア勧進から対 を証明するステップと、実行のすべてのスレッドについ 方法が提供される。この方法は、前記スケジュールか て繰り返すステップとを有する。

[0050] 好ましくは、スケジュールは、スケジュー ル状値強移グラフとして指定される。

[0051] 好ましくは、ピヘイピアは、ピヘイピア状 低置移グラフとして指定される。 [0052] 好ましくは、前記証明するステップは、前 **記スケジュールスレッドをスケジュール構造グラフに変** 牧するとともに想記ピヘイピアスレッドをどヘイピア辞 B

造グラフに変換するステップと、前記スケジュール構造 グラフと前記ピヘイピア構造グラフの等価性をチェック するステップとを裄する。 【0053】本発列のもう1つの特徴によれば、回路の **パヘイ ピア 沼道に 対して回路の スケジュールを検証する** 方法が提供される。この方法は、スケジュールをスケジ ュール状態遷移グラフとして指定するステップと、回路 のどへイビアをどへイビア状態遺移グラフとして安現す **英行のスケジュールスレッドを選択するステップと、前 記ピヘイピア状態遊移グラフから、対応するピヘイピア** スレッドを磁別するステップと、前記スケジュールスレ ッドをスケジュール構造グラフに変換するとともに前記 ピヘイピアスレッドをピヘイピア構造グラフに変換する ステップと、前起スケジュール構造グラフと前記ピヘイ ピア構造グラフの等価性をチェックするステップと、実 行のすべてのスレッドについて繰り返すステップとを有 るステップと、前起スケジュール状態選移グラフから、 \$5.

プ反復回数が一定の上限を有するような場合を早期停止

(early termination)という。

0044]

2をたどり、a r r 2内の各ノードを処理して、スケジ ュール構造グラフの入力からスケジュール構造グラフの ピア構造グラフ内の信号の識別子であり、cは等価性の かをチェックするステップと、BFF2内のすべての出 ードが等価であることがわかった場合に等価性を見つけ 前記ピヘイピア構造グラフ内のすべてのノードを含む脱 序セットa r r 1を作成するステップと、前配ピヘイビ ジュール構造グラフ内のすべてのノードを含む順序セッ と、ピヘイピア構造グラフ内の非基底変数を基底変数で 投すステップと、スケジュール悄潰グラフ内の入力ノー ドに対する等価性リストを構成するステップと、8FF 川力へ等価性リストを伝収させるステップと、各等価性 アア辞述グラフスの対応する出力ノードや移信有が協定 ライマリニカノードに対するトートロジーであるかどう 【0054】好ましくは、砂価粒チェックは、柜筒ピヘ イピア状態選移グラフ内の各ノードが以ノードの推移フ ア構造グラフ内の各ノードが抜ノードの推移ファンイン 内のすべてのノードの後にのみ現れるように、前配スケ ピヘイピア構造グラフ内の基底変数を識別するステップ リストMのエントリロが (n, c) であり、uはどへイ 条件を安す二分決定ダイヤグラムであるとして、ピヘイ したかどうか、及び、対応する条件らが8rr2内のブ カノードについて繰り返すステップと、すべての山カノ トロロロ2を作成するステップと、ロロロ1をたどり、 アンイン内のすべてのノードの後にのみ現れるように、 たとするステップとを有するプロセスによって行われ

[0055] 本発明のもう1つの特徴によれば、回路の スケジュールと該回路のどへイビアとの間の等価性を検 証する方法が提供される。前配スケジュール及び前配ど る。前記方法は、スケジュールをスケジュール状態遊移 ヘイピアは、実行の巡回スレッドを有する可能性があ

ての状態遷移決定をカプセル化するパスシグナルを生成 ケジュール状態遷移グラフ内の強連結成分を臨別するス テップと、各強連結成分内の終了ノードを職別するステ 前記強逆結成分を通らないサブパスを併合するステップ と、選択されたパスに対する構造RTL回路を取得する ステップと、選択されたパスを列挙するのに必要なすべ ピア状態選移グラフとして安現するステップと、前記ス グラフとして設現するステップと、ピヘイピアをピヘイ ップと、前記スケジュール状態強移グラフをつぶして、 と、以前に選択されていないパスを選択するステップ

るステップと、強択された対応セットが、前のシンポリ であるかどうかをテストするステップと、前配出力等価 性が条件付きである場合に非等価性を報告してこの方法 と、終了点が高々3度現れるようにルートからシンクへ と、パスシグナルを用いて、睨約されたシンボリックシ の対応するパスを織別し、簸パスに対する構造RTL回 路を取得するステップと、選択されたパスにおいて、以 と、選択されたパス内の選択された強連結成分に対する ックシミュレーションの強連結成分カットにおいて得ら れる変数対応より小さい場合に、シンボリックシミュレ を終了するステップと、遊択されたパス内のすべての強 のすべてのパスについて以上のステップを繰り返すステ ミュワーションを実行してピヘイピア状態遺移グラフ内 不変項を、対応セットのリストとして抽出するステップ と、対応セットのリストから1つの対応セットを選択す ーションを再実行するステップと、対応セットのリスト 内の各対応セットについて以上のステップを繰り返すス テップと、出力等価性条件が、パス条件以外の条件付き するための国路を構造R.T.L.回路に追加するステップ 連結成分について以上のステップを繰り返すステップ 前に選択されていない強連結成分を選択するステップ

信号を磁別するステップと、遷移条件とパスシグナルの と、ピヘイピア構造RTLを生成するステップと、非解 許容パスに追加するステップと、SjからSj~の各旧遊 ミュレーションが、ピヘイピア状態選移グラフの始状態 釈シンポリックシミコレーションを実行して、スケジュ ール構造RTL及びピヘイピア構造RTL内の対応する スタンスとなるまで、すべての訪れていない状態につい て繰り返すステップとを有するプロセスを用いて実行さ [0056] 好ましくは、観動されないシンボリックシ を許容パスリストに割り当てるステップと、許容パスリ 許容パス内に残る訪れていない状態のみが終状態のイン **論理積がゼロでない場合に、状態Sjの新しいコピーを** 移ごとに前配追加するステップを繰り返すステップと、 スト内で以前に訪れていない状態を選択するステップ

要すような、スケジュール内のパスの構造RTL回路内 各カットが前配ループの各実行の境界における変数値を [0057] 好ましくは、不変項は、各ループごとに、

カットにおける等価関係を、等価関係セットの集合に追 けるパスの構造RTL回路内の対応するカットを繰りし るステップと、スケジュール及びピヘイピアのRTL回 路における対応するカットの各対における変数どうしの 間の等価関係を識別するステップと、域後のカットと域 後の前のカットとの間の等価関係が同一であるかどうか をチェックするステップと、前記関係が同一でなく、か つ、最後のカットにおける特価関係が、最後の前のカッ トにおける箏伽関係のサブセットである場合、最後の前 **実行について2つのRTL回路を展開して、繰り返すス** テップと、前記関係が同一でなく、かつ、最後のカット における等価関係が、最後の前のカットにおける等価関 等価関係を、等値関係セットの集合に追加し、1つ以上 のゲープ状行について2つのR.T.L回路を展出して、禁 加するステップと、等価関係セットの集台内で、他のエ ントリのスーパーセットであるすべてのエントリを削除 するステップと、等価関係セットの最終集合を、不変項 の所留の集合として指定するステップとを有するプロセ アヘイアアにお て、第1と第2のカットの頃のサブ回路と、第2と第3 のカットの間のサブ回路が同型であることをチェックす のカットにおける等価関係を破棄し、1の以上のループ 係のサブセットでない場合、最後の前のカットにおける り返すステップと、前記関係が同一である場合、最後の の3個のカットを織別するステップと、 スを用いて、ルーブから抽出される。

供される。回路に対するスケジュールは、ピヘイピア乱 [0058] 本発明のもう1つの特徴によれば、回路の スケジューリングの正当性をチェックするシステムが提 述から得られる。このシステムは、ルーブが存在すると きに非巡回スレッドの十分なセットを決定するループ不 変項加出器と、前割ループ不変項を加出するシンボリッ クシミュレータと、非巡回スレッドの等価性を証明する

【0059】 炉ましくは、笹路アヘイアア跨海は、サイ クル境界の導入によって変換される。 等価性証明器とを有する。

【0060】 牟米つへは、三ちかく人アア哲説は、 笠林 並べ替えによって変換される。

|0061|| 好まつへは、些部アヘイアア部当は、ケー プの腹間、増付け、折畳み及びパイプライン化によって 変換される。 【0062】 好ましくは、点灯とヘイピア哲治は、液算 の投機実行によって変換される。 [0063] 本発明のもう1つの特徴によれば、回路の をスケジュール状態造移グラフとして指定するスケジュ をアヘイピア状態盗移グラフとして指定するピヘイピア アヘイアア配道に対して回路のメケジューケを依託する システムが提供される。このシステムは、スケジュール **ール状値置移グラフジェネレータと、回路のビヘイビア** 状値選移グラフジェネレータと、前記スケジュール状態 選移グラフから、実行のスケジュールスレッドを選択す

(16)

特開2001-142937 (P2001-1429374)

特 []]2001-142937 (P2001-142937A)

るスケジュールスレッドセレクタと、値配どへイビア状 スレッドをスケジュール構造グラフに変換するともに するコンパータと、前記スケジュール構造グラフと前記 **億還移グラフから、対応するピヘイピアスレッドを選択** するピヘイピアスレッドセレクタと、値配スケジュール **何記とヘイピアスレッドをピヘイピア体温グラフに変換** ピペイピア情治グラフの等価性をチェックする等価性チ エッカとを有する。

[0064] 本発引のもう1つの特徴によれば、回路の スケジューリングの正当性をチェックするための、プロ される。回路に対するスケジュールは、ピヘイピア配近 ムが前記チェックを実行することを可能にする命令を含 み、抜命合は、ループが存在するときに非巡回スレッド セッサ及びメモリを有するコンピュータシステムが提供 から得られる。前記メモリは、前記コンピュータシステ の十分なセットを決定するためにループ不変項を抽出す **ンミュレーションの命令と、非洛回スレッドの等値柱を** る命令と、ループ不変項を抽出するためのシンポリック 証明する命令とを含む。

【0065】年ましくは、宣覧とヘイアア配当は、サイ クル境界の導入によって変換される。 【0066】 好ましくは、前記ピヘイピア記述は、彼算 単べ替えによって安挽される。

ブの原明、巻付け、折畳み及びパイプライン化によって [0067] 好ましくは、包訪アヘイアア的説は、ケー

【0068】 好ましくは、前配ピペイピア配法は、資算 の投機実行によって変換される。 [0069] 本発明のもう1つの特徴によれば、回路の ピヘイピア記述に対して回路のスケジュールを検証する ための、プロセッサ及びメモリを有するコンピュータシ グラフとして指定する命令と、回路のピヘイピアをピヘ イビア状態遷移グラフとして表現する命令と、前配スケ ジュール状態遷移グラフから、実行のスケジュールスレ ッドを選択する命令と、前記ピヘイピア状態遷移グラフ **新記スケジュールスレッドをスケジュール構造グラフに ステムが提供される。前記メモリは、前記コンピュータ** システムが前配検証を実行することを可能にする命令を 含み、豚命合は、スケジュールをスケジュール状態遷移 から、対応するどへイビアスレッドを選択する命令と、

ラフと前配ピヘイピア構造グラフの等価性をチェックす 【0070】本発明のもう1つの特徴によれば、回路の る命令と、実行のすべてのスレッドについて繰り返す命 構造グラフに変換する命令と、前配スケジュール構造グ 炎後するとともに位配とヘイピアスレッドをピヘイピア

アヘイパア記述に対して回路のスケジュールを検託する ための、プロセッサ及びメモリを有するコンピュータシ システムが、スケジュールをスケジュール状態遷移グラ

ステムが提供される。前記メモリは、前記コンピュータ

スレッドを選択するステップと、前配ビヘイピア状態圏 **青造グラフに変換するとともに前配ビヘイピアスレッド** イビア状態選移グラフとして表現するステップと、前記 スケジュール状態遷移グラフから、実行のスケジュール ステップと、前記スケジュールスレッドをスケジュール ケジュール構造グラフと前配ピヘイピア構造グラフの等 移グラフから、対応するピヘイピアスレッドを類別する をビヘイピア構造グラフに変換するステップと、前配ス **価性をチェックするステップと、実行のすべてのスレッ** フとして指定するステップと、回路のどへイビアをどへ ドについて繰り返すステップとを実行することを可能に 1ろ命令を含む。

ードが抜ノードの指移ファンイン内のすべてのノードの 後にのみ現れるように、前配ピヘイピア構造グラフ内の 変数を識別するステップと、ピヘイピア構造グラフ内の ケジュール構造グラフの出力へ等価性リストを伝像させ すべてのノードを含む順序セットarrlを作成するス テップと、前記ピヘイピア構造グラフ内の各ノードが鼓 と、arr1をたどり、ピヘイピア 構造グラフ内の基底 非基底変数を基底変数で表すステップと、スケジュール 構造グラフ内の入力ノードに対する等価性リストを構成 ードを処理して、スケジュール構造グラフの入力からス 【0071】好ましくは、前配命令は、前配コンピュー タシステムが、前記ピヘイピア状態遷移グラフ内の各ノ ノードの推移ファンイン内のすべてのノードの後にのみ 現れるように、前記スケジュール構造グラフ内のすべて のノードを含む順作セットarr2を作成するステップ するステップと、arr2をたどり、arr2内の各ノ るステップと、各等価性リスト内のエントリは対 (u,

出力等価性条件が、非等価性を報告するパス条件以外の 条件付きであるかどうかをテストし、前記出力等価性が 選択されたパス内のすべての油道結成分について以上の ステップを繰り返すステップと、終了点が高々 3 度現れ るようにルートからシンクへのすべてのパスについて以 上のステップを繰り返すステップとを用いて前記検証を

条件付きである場合にこの検証を終了するステップと、

c)でやり、utアヘイアア統治グラフセの伝导の報別 ムであるとして、ピヘイピア構造グラフ内の対応する出 カノードで等価性が確定したかどうか、及び、対応する ップと、すべての出力ノードが特価であることがわかっ 子であり、こは等価性の条件を要す二分決定ダイヤグラ 条件にがarr2内のプライマリ出力ノードに対するト た場合に等価性を見つけたとするステップとを実行する arr2内のすべての出力ノードについて繰り返すステ ートロジーであるかどうかをチェックするステップと、 ことを可能にする命令をさらに含む。

[0072] 本発明のもう1つの特徴によれば、回路の スケジュールと駁回路のどヘイピアとの間の等価性を検 **ータシステムが提供される。前記スケジュール及び前記** ジュールをスケジュール状態遷移グラフとして表現する ラフ内の強連結成分を職別するステップと、各強連結成 肚するための、プロセッサ及びメモリを有するコンピュ ピヘイピアは、実行の巡回スレッドを有する可能性があ る。前記メモリは、前記コンピュータシステムが、スケ ステップと、ピヘイピアをピヘイピア状態遺移グラフと 分内の終了ノードを韓別するステップと、前配スケジュ して安現するステップと、前配スケジュール状態遷移グ

ール状態選移グラフをつぶして、前記強連結成分を通ら ないサブパスを併合するステップと、以前に選択されて れていない強逆結成分を選択するステップと、選択され たパス内の選択された強連結成分に対する不変項を、対 いないパスを選択するステップと、選択されたパスに対 する構造RTL回路を取得するステップと、選択された パスを列挙するのに必要なすべての状態通移決定をカブ セル化するパスシグナルを生成するための回路を構造R て、制約されたシンボリックシミュレーションを実行し るステップと、選択されたパスにおいて、以前に選択さ 応セットのリストとして抽川するステップと、対応セッ と、選択された対応セットが、前のシンボリックシミュ アーションの強連結成分カットにおいて得られる変数対 **応より小さい場合に、シンポリックシミュレーションを** 再実行するステップと、対応セットのリスト内の各対応 てピヘイピア状態選移グラフ内の対応するパスを識別す TL回路に追加するステップと、パスシグナルを用い セットについて以上のステップを繰り返すステップと、 トのリストから1つの対応セットを選択するステップ

容パスリストに削り当てるステップと、許容パスリスト 内で以前に訪れていない状態を選択するステップと、ビ に前記追加するステップを繰り返すステップと、許容パ 返すステップとを実行することを可能にする命令をさら 【0073】好ましくは、前配命令は、前配コンピュー ポリックシミュレーションを実行して、スケジュール構 識別するステップと、選移条件とパスシグナルの輪頭積 スとなるまで、すべての訪れていない状態について繰り タシステムが、ピヘイピア状態遷移グラフの始状態を許 ヘイピア構造RTLを生成するステップと、非解釈シン 造RTL及びどへイビア構造RTL内の対応する保号を スに追加するステップと、SiからSjへの各出遷移ごと ス内に残る訪れていない状態のみが終状態のインスタン がゼロでない場合に、状態Sjの新しいコピーを桁容パ 実行することを可能にする。

路が同型であることをチェックするステップと、スケジ ール内のパスの情造RTL回路内の3個のカットを観別 回路内の対応するカットを臨別して、第1と第2のカッ 【0074】好ましくは、前配命令は、前配コンピュー タシステムが、各ループごとに、各カットが削點ループ の各実行の境界における変数値を表すような、スケジュ するステップと、ピヘイピアにおけるパスの構造RTL トの国のサブ回路と、第2と第3のカットの国のサブ回

ける等値関係が、最後の前のカットにおける等価関係の。 サブセットである場合、最後の前のカットにおける等価 ュール及びどくイビアのRTL回路における対応するか るステップと、最後のカットと最後の前のカットとの間 プと、前記関係が同一でなく、かつ、最後のカットにお ットの各対における変数どうしの間の等価関係を禁抑す TL回路を展開して、繰り返すステップと、前札関係が の等価関係が同一であるかどうかをチェックするステッ 関係を破棄し、1つ以上のループ式行について2つのR

2つのRTL回路を展明して、繰り返すステップと、前 トであるすべてのエントリを削除するステップと、等価 **最後の前のカットにおける等価関係のサブセットでない 起関係が同一である場合、最後のカットにおける等価関** 係を、等価関係セットの集合に追加するステップと、等 価関係セットの集合内で、他のエントリのスーパーセッ 関係セットの最終集合を、不変項の所望の集合として指 **泥するステップとを実行することを可能にする命令をさ** 場合、最後の前のカットにおける等価関係を、等値関係 セットの集合に追加し、1つ以上のループ実行について 同一でなく、かつ、最後のカットにおける等価関係が、

供される。回路に対するスケジュールは、ビヘイビア記 【0075】本発明のもう1つの特徴によれば、コンピ ュータが回路のスケジューリングの近当性をチェックす **一タ可能媒体を有するコンピュータプログラム製品が提 添から飾られる。 粒配コンピュータコードは、ループが** 存在するときに非巡问スレッドの十分なセットを決定す ることを可能にするコンピュータコードを合むコンピュ と、ループ不変項を抽出するためのシンボリックシミュ るためにループ不変項を抽出するコンピュータコード

レーションのコンピュータコードと、非巡回スレッドの 【0076】好ましくは、何恕アヘイアア記述は、サイ 等価性を証明するコンピュータコードとを合む。 クル境界の導入によって変換される。

【0077】好ましくは、柜部アヘイアア記述は、没算 **並べ替えによって変換される。**

プの展開、巻付け、折畳み及びパイプライン化によって [0018] 好まつくは、控防アヘイアン防浜は、ケー 変換される。

[0079] 好ましくは、相配とヘイビア記述は、資類 の投機実行によって変換される。 [0080] 本発明のもう1つの特徴によれば、コンピ 配コンピュータが、スケジュールをスケジュール状態選 移グラフとして指定することを可能にするスケジュール ュータが回路のどへイビア記述に対して回路のスケジュ **一ルを徐庇することを可能にするコンピュータコードを** 合わコンピュータ可能媒体を有するコンピュータプログ ラム製品が提供される。前記コンピュータコードは、前 状態遷移グラフジェネレータコードと、崩配コンピュー

タが、回路のピペイピアをピペイピア状態遺移グラフと

8

(18)

グラフの毎価性をチェックするステップと、実行のすべ **記コンピュータが、スケジュールをスケジュール状態選** [0081] 本発明のもう1つの特徴によれば、コンピ **一ルを検証することを可能にするコンピュータコードを** ラム製品が提供される。前記コンピュータコードは、前 移グラフとして指定するステップと、回路のどへイピア と、前乱スケジュール状態選移グラフから、実行のスケ ジュールスレッドを匈収するステップと、恒田どへイア ア状態遷移グラフから、対応するピヘイピアスレッドを 織切するステップと、前記スケジュールスレッドをスケ と、槙記スケジュール構造グラフと前記ピヘイピア構造 てのスレッドについて繰り返すステップとを実行するこ ュータが回路のアヘイアア記述に対して回路のスケジュ 含むコンピュータ可設媒体を省するコンピュータブログ ジュール構造グランに変数するとともに世俗アヘイピア をピヘイピア状態遊移グラフとして安見するステップ スレッドをピヘイピア構造グラフに変換するステップ とを可能にする。

(n, c) であり、uはどヘイビア構造グラフ内の信号 so にのみ現れるように、前記スケジュール構造グラフ内の テップと、urr1をたどり、ピヘイピア構造グラフ内 を構成するステップと、BFF2をたどり、BFF2内 からスケジュール構造グラフの川力へ等価性リストを伝 協させるステップと、各等価係リスト内のエントリは対 **前記コンピュータが、槙記ピヘイピア状態遺移グラフ内** ードの後にのみ現れるように、面配とヘイピア構造グラ フ内のすべてのノードを含む船子セットarr1を作成 するステップと、前記ピヘイピア構造グラフ内の各ノー ドが波ノードの推移ファンイン内のすべてのノードの後 すべてのノードを含む順序セット8112を作成するス の基底変数を織別するステップと、ピヘイピア構造グラ フ内の非当底変数を基底変数で表すステップと、スケジ ュール構造グラフ内の入力ノードに対する等価性リスト の各ノードを処型して、スケジュール構造グラフの入力 の各ノードが該ノードの推移ファンイン内のすべてのノ 【0082】好ましくは、前記コンピュータコードは、

プと、arr2内のすべての出力ノードについて綴り返 すステップと、すべての出力ノードが特価であることが 広する条件にがarr2内のプライマリ出力ノードに対 するトートロジーであるかどうかをチェックするステッ わかった場合に等価性を見つけたとするステップとを災 ヤグラムであるとして、ピヘイピア構造グラフ内の対応 する川カノードで等価性が確定したかどうか、及び、対 の識別子であり、cは等価性の条件を数す二分決定ダイ 行することを可能にする。

我現するステップと、ピヘイピアをピヘイピア状態選移 分を通らないサブパスを併合するステップと、以前に遊 パスに対する構造RTL回路を取得するステップと、選 を構造RTL回路に追加するステップと、パスシグナル ンの強速結成分カットにおいて得られる変数対応より小 るステップと、対応セットのリスト内の各対応セットに ついて以上のステップを繰り返すステップと、出力等価 性条件が、パス条件以外の条件付きであるかどうかをテ Fのステップを繰り返すステップと、終了点が高々 3度 現れるようにルートからシンクへのすべてのパスについ ュータが回路のスケジュールと核回路のどへイビアとの 間の等価性を検託することを可能にするコンピュータコ 修選移グラフ内の強連結成分を臨別するステップと、各 強連結成分内の終了ノードを臨別するステップと、前記 スケジュール状態選移グラフをつぶして、前配強連結成 状されたパスを列挙するのに必要なすべての状態遷移次 定をカプセル化するパスシグナルを生成するための回路 を用いて、制約されたシンボリックシミュレーションを 以行してピヘイピア状態強移グラフ内の対応するパスを 識別し、抜パスに対する構造RTL回路を取得するステ ップと、選択されたパスにおいて、以前に選択されてい ない強連結成分を選択するステップと、選択されたパス 内の選択された強連結成分に対する不変項を、対応セッ トのリストとして抽出するステップと、対応セットのリ ストから1つの対応セットを選択するステップと、選択 された対応セットが、前のシンボリックシミュレーショ さい場合に、シンポリックシミュレーションを再実行す ストするステップと、前記川力等価性が条件付きである 場合に非等価性を報告してこの方法を終了するステップ と、強权されたパス内のすべての強迫結成分について以 て以上のステップを繰り返すステップとを実行すること 【0083】本発勁のもう1つの特徴によれば、コンピ プログラム製品が提供される。 前紀スケジュール及び前 郎ピヘイピアは、実行の巡回スレッドを有する可能性が が、スケジュールをスケジュール状態選移グラフとして グラフとして丧鬼するステップと、前配スケジュール状 **収されていないパスを選択するステップと、選択された 一ドを含むコンピュータ可能媒体を有するコンピュータ もる。色語コンピュータコードは、恒路コンピュータ**

【0084】好ましくは、前記コンピュータコードは、

当記コンピュータが、ピヘイピア状態選移グラフの始状 態を許容パスリストに割り当てるステップと、許容パス リスト内で以前に訪れていない状態を選択するステップ と、ピヘイピア構造RTLを生成するステップと、非解 **队シンボリックシミュレーションを実行して、スケジュ -- ル構造RTL及びどヘイビア構造RTLL内の対応する 間号を識別するステップと、週移条件とパスシグナルの** ff容パスに追加するステップと、SjからSjへの各出選 修ごとに前記追加するステップを繰り返すステップと、 許容パス内に残る助れていない状態のみが結状態のイン スタンスとなるまで、すべての訪れていない状態につい て繰り返すステップとを用いて、制約されないシンボリ 塩型街がゼロでない場合に、状態Sjの新しいコピーを

のカットの間のサブ回路と、第2と第3のカットの間の と、等価関係セットの最終集合を、不変項の所望の集合 RTL回路内の対応するカットを職別して、第1と第2 る等価関係を破棄し、10以上のループ実行について2 つのRTL回路を殷明して、繰り返すステップと、前記 関係が同一でなく、かつ、最後のカットにおける等価関 と、前配関係が同一である場合、最後のカットにおける 前記コンピュータが、各ループごとに、各カットが前記 スケジュール及びどへイビアのRTL回路における対応 トにおける等価関係が、最後の前のカットにおける等値 係が、最後の前のカットにおける等価関係のサブセット でない場合、最後の前のカットにおける等価関係を、等 と、苧値関係セットの集合内で、他のエントリのスーパ として指定するステップとを用いて不変項を抽出するこ ループの各実行の境界における変数値を捜すような、ス ケジュール内のパスの構造RTL回路内の3個のカット を隣別するステップと、ピヘイピアにおけるパスの構造 するカットの各対における変数どうしの間の等価関係を **臨別するステップと、最後のカットと最後の前のカット** との間の等価関係が同一であるかどうかをチェックする ステップと、前配関係が同一でなく、かつ、最後のカッ 関係のサブセットである場合、最後の前のカットにおけ **価関係セットの集合に追加し、1つ以上のループ実行に** ついて2つのRTL回路を照開して、繰り返すステップ **华価関係を、等価関係セットの集合に追加するステップ** サブ回路が同型であることをチェックするステップと、 ーセットであるすべてのエントリを削除するステップ 【0085】 邱ましくは、逆點コンピュータコードは、

【発明の実施の形態】 [4. 好ましい実施形態] とを可能にする。

県の、非解釈シンボリックシミュレーションアルゴリズ クシミュレーション] このサブセクション (4.1) で は、有限長の非巡回スレッドを有するスケジュールの場 合に、どヘイピア配述に対してスケジュールを検証する [4.1 非巡回の場合の非解釈関数によるシンボリッ

ムの好ましい実施衒について説明する。このサグセッシ ョンで提示されるすべての説明では、スケジュール及び ピヘイピアにおける有限共の非巡回スレッドのみを比較 [0087] 次のサブセクション (4.2) では、ルー プを含むスレッドを比較するという一般的な場合を扱う **険証手続きの好ましい実施例について説明する。**

この好ましい実施例では、スケジュールは、スケジュー ル状値強移グラフ (スケジュールSTG:Schodulo Stu ルSTGは、姑蛩有限状態マシン(EFSM:Extended to Transition Graph) の形で指定される。スケジュー Finito StateMachine) やアヘイ アケ糸 母状 節 シッソ [0088] 4, 1, 1 スケジュールの表現

ックシミュレーションを曳行することを可能にする。

eng and A.S. Krishnakumar, "Automatic Tunctional t akshminarayana, A. Raghunathan, and N. K. Jha, "In によく奴ている。EFSMについて詳哲には、K. T. G. est generation using the extended finite state mac hine model", in Proc. Design Automation Conf., Jun e 1993、を診照。 B J: S M 表現について詳細には、0. L for control-flow intensive behaviors", in Proc. De sign Automation Conf., pp.108-113, June 1998、全参 風。FSM安現について詳細には、W. Wolf, A. Takach, C. Huang, and R. Mano, "The Princeton University behavioral synthesis system", in Proc. Design Auto ジュールSTGは、機能RTLコードが各状値に埋め込 (BFSM: Bohavioral Finite State Machine) 安児 corporating speculative execution into scheduling mation Conf., pp. 182-187, June 1992、を診脈。スケ まれた、状態選移グラフからなる。

する題移条件を計算する。状態題移グラフの状態内に型 め込まれたコードは、変数V、前算O、及びクロックに より定義することができる。クロックは、変数の値の更 【0089】STGの状態Si内に埋め込まれたコード は、Sjで実行されることが必要なデータパス高算を指 定するとともに、Sjからのそれぞれの川状態強移に対 新を支配する。 【0090】変数は、V= (P1, PO, R, T) のよ うに4つのセットに分けられる。PIはブライマリ入力 り、Rはレジスタ変数のセットであり、Tは一時変数の セットである。彼算は、制御演算のセット、及び、代入 り、この結果は、他の故算の実行を朝御するために使用 される。代入前算は、変数に値を代入し、あるいは、変 り、他の代入及び制御商質の結果を用いて構成されるこ とが可能である。資質opjは、cjが真の場合に限り次 **行される。状態適移は、状態内に埋め込まれたコード内** のgoto文によって指示されることも可能である。それぞ 数の値を変更する。各資算opjは、それに関述づけら のセットであり、POはプライマリ出力のセットであ 資質のセットを含む。 制御演算の結果はブール型であ れた対応する条件cjを有する。条件cjは胎理式であ

(本間2001-142937 (P2001-142937A)

8

Lのこのようなgota文の実行条件は、対応する状態選移

は、始状態で開始し、終状態で終了する。なお、複数の 【0091】スケジュールは、明確に定義された始状態 可能な終状値がある場合は、スケジュールのすべての終 ルに追加し、このダミー状態のみを終状態と見なすこと **火値から入ってくる弧を有するダミー状態をヌケジュー** 及び終状態を有すると仮定する。スケジュールの実行 によって、単純な場合に帰済される。

さまざまなハイレベル合成ツールが、関御フローグラフ (CFG: control flow graph)、データフローグラフ ラフ (CDFG)、及びピヘイピア有限状態マシン (B FSM)を含むピヘイピア記述に対するさまざまな表現 を使用している。本発射は、スケジュール表現の特定の 方法に制限されない。これら及びその他のうちのいずれ の表現も、検証手続きのために使用可能である。説明の ピア及びスケジュールを表すために同じデータ構造を使 簡単化及び一貫性のために、好ましい実施例は、ピヘイ (DFG:data flow graph)、制御ノデータフローグ 1. 2. ビヘイビアの表現 [0092] 4.

ケジュールに対する一貫したデータ構造を有することに [0093] このため、好ましい実施例では、ピヘイビ して表現される。どへイビアSTGは、どへイビアから 直接に導出されることを除いては、上記のスケジュール STGと類似している。ループを含まないビヘイピアの 部分は、単一の状態にまとめられる。従って、非巡回ビ ヘイアアは、ただ10の状態を有するアヘイアアSTG に開訳することができる。このようにピヘイビア及びス より、特価性チェックの問題は、スケジュールSTGと **アはアヘイピア状態環移グラフ(アヘイピアSTG)と** [0094] · ビヘイビアSTG (BSTG) 及びスケ ピヘイピアSTGの等価性を証明することに帰着する。 Va-MSTG (SSTG).

・BSTGとSSTGにおけるプライマリ入力変数とう の間の対応。 が与えられた場合、目標は、対応する出力変数において BSTG及びSSTGによって生成される値が等しいこ とを証明することである。

レッドどうしの間の等価性を証明するという惻隕された 開題にある。SSTG (あるいはBSTG) における実 行のスレッドとは、角状値に始まり終状値に終わる状態 は、状態遷移グラフ内のサイクルを一定有限回通ること 焦点は、FISTG及びSSTGにおける実行の関々のス パスが単純であることは要求されない。 すなわち、パス [0095] 前述のように、この好ましい実施例では、 **湿移グラフにおける有限長のパスのことである。なお、** り可能である。

[0096] SSTG (あるいはBSTG) における実

は、保造グラフに変換される。

商算を実行するハードウェアコンポーネントを表し、辺 右向グラフG= (V, A) であって、頂点のセットVは のセットはコンポーネントの構造連結性を要すものであ る。所点∈ Vは、型属性を有し、これは以下の値をとり [0097] 定義1 (構造グラフ) : 構造グラフとは、

・1 N (プライマリ入力変数と、レジスタ変数の現サイ クル値とを教す)

・OUT(プライマリ出力変数と、レジスタ変数の次サ

・OP(算術演算及び比較演算を含む、アトミックなワ イクル値とを表す)

[0102] BDDは、条件付き等価関係に関連する条

 $V \cong \{(u_1,c_1),\ldots,(u_n,c_n)\}$

き等価関係を表すために、配法

[数1]

作を表すために使用される。一般に、条件自体は、入力 変数で表すことも可能であり、また、さまざまな算格及 び条件資算の結果を含むことも可能である。しかし、条 作は、INノードに加えて、OP及びMUXノードの出 される。実際、BDDは、制御論型に対してのみ構成さ と、MUXノードを涵るどのパスがセンシタイズされて

ードレベル(資料を表す)

・LOGIC (制御またはランダム論理を表す) ·MUX 構造グラフ内の辺にはそのピット幅が標記(annotate)さ

【0098】 計算のセットから構造グラフを構成するプ ロセスは、ハードウェア記述目語(HDL:llardware D イマリ入出力変数、定数値、及び、レジスタ変数の現サ イクル及び次サイクルの値を表すように生成される。0 て生成される。単一ピットまたはピットベクタに対する が、相異なる条件下で同じ変数に代入を行うときに構成 される。これらの条件に対応するOPまたはLOGIC 実行される代入を決定するために、MUXノードへの選 ることと類似している。1N及びOUTノードは、プラ 比較商類、case商算など)に関連する代入演算に対応し ノードの出力は、与えられたクロックサイクルにおいて ブール演算の使用により、構造グラフ内のLOGICノ escription Language) からハードウェア構造を推論す Pノードは、ワードレベル計算及び条件資算(例えば、 ードが生成される。MUXノードは、相異なる代入文 択(セレクト)入力として使用される。

埋積をとることによって、行われる。

[0104] まず、順序セットArr1 (Arr2) を、BSG

における出力信号どうしの関の無条件等値依をチェック

けき等価関係を生成し伝做させ、SSG_T及びBSG_T

る。後方程さ優先探索走査を用いて、各ノードは、その 惟移ファンイン(transitive fanin)内のすべてのノード の後にのみ現れるようにされる。水に、BSGT 内の基 底変数を、₽1、OP、及びMUXノードの川力として

「(SSGt) 内のすべてのノードを含むように構成す

いろかあるいはマルチファンクションFUがどのように

れる。これは、POに送られる次状館論理Rstate-noxt

ムの好ましい実施例の擬似コードを図4に示す。アルゴ

の筍値関係からはじまる。このアルゴリズムは、POノ リズムは、SSGfとBSGrのINノードどうしの西 ードに到達するまでSSG+Mの中間信号を通って条件

[0103] BSGr とSSGrを比較するアルゴリズ

股定されているかを決定する論理とを含む。

[0099] SSTG内の実行のスレッドTと、韓価で する実行のスレッドT'とが与えられると、各スレッド あることを証明することが要求されるBSTG内の対応 る。こうして、問題は、2つの構造グラフSSGTとB に沿って曳行される計算はまず構造グラフに変換され SGr の等価性を証明することに帰着する。 [0100] このセクションの残りの部分では、以下の **性質を利用した、構造グラフの等価性チェックのための** ・どへイビア記述からスケジュールを生成するときにO アルゴリズムの好ましい実施例について説明する。

の条件付き等価関係を数す等価性リストに関連づけられ

SGtノードは、その川力と、BSGr 内の信号との問 る。 等価性リスト内のエントリは対 (u, c) である。 ただし、uはBSGr.信号の識別子であり、cは、等価 性のための条件を表す「RDDである。 BSGr とSSG Tの入力どうしの頭の対応を用いて、SSGTMのINノ 伝散させるように処理する。OP、LOGIC、及びM

> ・算術変換(例えば、分配則や、乗算をシフトと加算で **買き換えることなど) は実行されないということ。** Pノードのアトミック性は保存される。

開号vがBSGT内の開号ul. u2, ···· unに条件付 fiのスレッドがりえられると、その中で実行される計算 ∞ n (条件とは、BSGであるいはSSGrMの入力変数へ 【0101】定義2(条件付き等価性):SSGp内の きや価であるとは、対応する条件で1, c2, ..., c

(22)

アルゴリズムは、BSGr 内の対応するOUTノードで 等価性が確定しているか、及び、対応する条件がトート 合、アルゴリズムは、SSGTとBSGr は勢衝でない と報告する。SSGrのすべてのOUTノードに対して 無条件等価性が得られた場合に限り、アルゴリズムは、 ロジーであるかどうかをチェックする。そうでない場 SSGrとBSGr.が等値であると質問する。 の値代入の空でないセットをを表す)であって、条件c kの下で、SSGTMの信号、における頃が、BSGTM 条件c1, c2, ..., cヵが存在する場合をいう。条件付 の信号ukにおける値と等しいことが保証されるような

の川力を安すようにBDDを構成する。これを行う埋山 【0105】 等価関係は、OPノードを通って以下のよ を実行するBSGriMのOPノードuで、vの入力がu の対応する入力と条件付き等価関係を有するようなもの が存在する。このような場合、Vとuの出力は、対応す **一ドに澄冽した場合、尊価性リストをその川力に伝版さ** せるのではなく、BSGri内の場底災骸の関数としてそ は、LOGICノードはスケジュールにおいて変換また 価性を証明するためには解釈される必要があるからであ る。2人力MUXノードの1 (0) データ人力からその 川力へ等面供リストを伝数させることは、遺状 (セレク と、データ人力の等価性リスト内のすべての条件との論 ろ入力の等価条件の偽理損と等値である。 LOGICノ うに伝数する。SSCT内のOPノードvと、同じ函数 は導入されることがあるため、SSG૧とBSGFの等 ト) 保号に対するBDDを取得し、それ(その加数)

カで (これらをまとめて、「基底変数で」という) 表現

ープ終了点におけるスケジュールとどヘイピアの間の変 **帰射法に基么く。ナベトのループ下寮項が抽出されない** 【0106】 [4.2 …飲的な場合のスケジュール検 怔アルゴリズム| このサブセクションでは、一般的な場 ピアの川力間の無条件等面性を確定することである。S TGが非巡回 (無関路) であれば、セクション4. 1の ツンボリッケツミュフーションに気んへを宿在チェッと で十分である。フィードバック(ループ)が存在する場 は、ループが完了するまで反復せずに2つの記述の等価 性を検証することが必要である。ループを扱うため、ブ ルゴリズムは、ループ下炎項を加出する。不変項は、ル 数対応である。不変項補出は、等価性の証明を生成する ためにループを完了まで反復することを不要にする自動 場合、等価性チェッカはフォールスネガティブを返す可 ーリングが前に定義した意味で代表的である場合、すべ ことがないという意味で安全である。本苑明の検証アル ゴリズムについて説明するための何を提示し、その後で このアルゴリズムのタスクは、スケジュール及びピヘイ 能性が高い。 等価性チェックアルゴリズムは、スケジュ てのループ不変項を検出し、真の否定及び肯定を返すこ とを保証する。このアルゴリズムは、聞った肯定を返す **台のアルゴリズムの好ましい実施例について説明する。 育、等価性チェックアルゴリズムが有用であるために**

> 識別する。次に、Arriを通る走査を実行し、場底変数に 対応しない出力を有する各ノード (すなわち、各LOG ICノード) について、そのノードの仙力に対するBD Dを、その入力におけるRDDに関して取得する。各S

アルゴリズムは、入力として、ピヘイビア及びスケジュ [0107] 4.2.1 具体例

その詳細について説明する。

一ドに対する等価性リストを生成する。次に、Arr2を走

UXノードを通って等価性リストを伝搬させる技術につ

いては後述する。SSG_TのPOノードに到達すると、

(寺間2001-142937 (P2001-142937A)

して吸供される。アルゴリズムは、SSTG内の小さい パスセットを列挙することによって動作する。これらの ールの状態圏移グラフ (STG) 装現 (それぞれBST G及びSSTG) をとる。STGに加えて、プライマリ 入力及び川力の対応のリストも、アルゴリズムに入力と パスは、SSTGとBSTGの間の等価性を証明するた めの基礎として使用される。

の例を示す。このSSTGに対して、次の状態列を列萃 [0108] 图3:图5 (a) L、函约(reduced) S S TG (強連結成分を加出し無閉路パスをつぶしたもの) することができる。

(AE, ABCE, ABCDCE, ABCDCDC

のパスのすべてをBSTG Lでシミュレートする必要は は、ループ本体の異なる回教の実行に対応する。これら なお、パス [ABCDCE, ABCDCDCE, ...] ない。ノード(C)は、ルーブ粒子点に対応する。

これらは、ループに全く遭遇しないこと、ループ終了条 に対する問題を設定することである。従って、この例で **プ本体を2回実行することによってループ不変項の生成** る。終了パスが3回現れるパスを列挙する理由は、ルー 作に遺過するがループ本体には逍遥しないこと、及び、 ルーブ本体を2回実行すること、にそれぞれ対応する。 (C) が0、1、及び3回現れるパスの数を列萃する。 最初の2つは単純パスであり、明確に列挙すべきであ 列挙されるパスは (AE, ABCE, ABCDCDC

より取得する。次に、アルゴリズムは、SSTG及びB STGの対応するパスが等価であることを証明する。ル 数実行された場合に、SSTG及びBSTGの対応する DC) 及び (ABCDCDC) における対応のセットは [0109] これらのパスのそれぞれについて、BST G内の対応するパスをシンボリックシミュレーションに ルゴリズムはさらに遡み、ループ本体内の徴算が任意回 パメどうしの四の等恒国係が依然として維持されるかど うかを帰納的に証明する。これを行うため、アルゴリズ での変数対応を抽出する。この場合、カット点(ABC ープ本体を含むパス [ABCDCDCE] に対して、ア を任意関数だけ(ABCDCDC)に連接しても依然と て、 (ABCDCDCE) と、対応するBSTGパスが ムは、カット点 (ABCDC) 及び (ABCDCDC) 同一のままである。従って、焔林弦により、列 (DC) して変数対応は維持されるということができる。従っ 等価である場合、ループ本体の任意回の反復に対して

[0111] 例4:図6に示す例は、フォールスポジテ [0110] 次に、ループ林子に対応するカット点での 別のシナリオを考える。セットが変わると、観った結果 対応する変数のセットが同一のままにならないような、 を避けるために、収攻するまで反復する必要がある。 も、SSTGとBSTGは依然として等価になる。

てこれらのいずれを用いても、bとgが笹価であると見 す。なお、これらの2つは、スケジュールの状態5にお ける文c=d+2のため、対応しない。最初に餞別され 3, 4, 5, 2, 6) である。図6(b)における状態 2は、ルーブ終了として隣別され、状態3、4及び5は なされていることによりフォールスポジティブを引き起 は、それぞれ、回路のどへイビア及びスケジュールを示 ループ本体として識別される。 ループの1回の実行のシ ンポリックシミュレーションの後、得られる変数対応は {a = p, b = q, d = s } であり、2回の実行の後に **ィブ (臥った肯定) を避けるために収攻するまで反復す** るループ本体を含むパスは (1, 2, 3, 4, 5, 2, (out = b) をシミュレートするための対応セットとし る必要がある理由を例示する。図6の(B)及び(b) は〔b=q〕である。なお、ループの後の状態6の文 こすことになる。

qが対応しないと判定し、スケジュールとどへイビアは 非等価であると見なすことができる。このように、この 場合、収束に到遠するには、最初のパスのもう1回の反 仮をシミュレートしなければならない。 すなわち、バス [0112] 3回の実行の後にはじめて、手続きはbと (1, 2, 3, 4, 5, 2, 3, 4, 5, 2, 3, 4, 5, 2, 6) もシミュレートする必要がある。

は、収束に到達するまで単調に減少した。しかし、一般 【0113】例5:最後にもう1つのシナリオを考える 対応セットに対してシミュレートされるのに加えて、す ペイのこのような樹小セットに対してシミュレートされ に、反復を多く実行するにつれてこのセットが任意に変 ループ本体のすべての反復回数について毎価性をチェッ クすることである。従って、収束が得られるまですべて は、他の対応セットのスーパーセットでないセットに対 **応する。ループ本体に続くコードは、収束後に得られる** る。後述するように、これらの極小対応セットを用いた シンボリックシミュレーションは、等価性をチェックす る。なお、この追加の対応によりシミュレートしないこ 化するような例が考えられる。なお、実質的な目標は、 必要がある。前の例で、ループ反復後の対応のセット の極小対応セットを追跡しなければならない。これら とによってフォールスポジティブを生じる可能性があ

ことである。ループ不変項をループ終了点で計算する必 て見川される。各SCCは、1個以上の終了ノードを有 図りは、一般的な場合を扱う本発明の方法の好ましい実 脳倒の擬似コードを示す。このアルゴリズムの第1のタ スクは、SSTGの、ループを構成する部分を識別する strongly connected component)を識別することによっ ₩があるからである。ループは、強逆結成分(SCC: し、そこからSCCの外へ選移することが可能である。 [0114] 4, 2, 2 アルゴリズムの詳細

るために必要十分である。

その後、SCCを通らないサブパスを併合して、以後列

5,

よってSSTGがどのように影響されるかが示されてい **挙する必要のあるノード及びパスの総数を減らすために** SSTGをつぶす。図5 (a) に、これらのステップに る。これらのステップの結果、状態には、状態に及び口 からなるSCCの粒丁点として類別される。

【0115】図7における擬似コードの第4行は、簡約 る。このパスは、BSTG内の対応するパスに対してチ ェックされなければならない。パス列挙前にSSTGを (a) のSSTGの場合、最初に列挙される3個のパス 節約することにより、大幅にパスは少なくなる。図5 SSTG内のパスを列挙するループの開始をマークす

とは、本明細質においては、状態遷移によりある状態か これらのパスのそれぞれについて、BSTG内の対応す る。図7の疑似コードの第5行は、列挙されたSSTG 第5行は、また、SSTGパス内の核Tノードへの各避 図7の疑似コードの第6行は、SSTGパスを列萃する のに必要なすべての状態選移判定をカプセル化するパス シグナル(Pathsignal)という倡号を生成する。SSTG パスに対応するBSTG内のパスを疑別するシンボリッ 移に対応するRTL回路内のカットを磁別する。カット パスに対するRTL回路 (SSGという) を取得する。 **ら別の状態へ伝版する変数のセットとして定義される。** クシミュレーションは、図1の疑似コードの第1行で、 手続きConstrained#symbolic#simulation()によって、 るパスをシンボリックシミュレーションにより取得す SSTGパスのPathsignalを用いて実行される。 (AE, ABCE, ABCDCDCE)

に非解釈シンポリックシミュレーションを実行する(図 8の第5行)。 次に、その状態からの、Pathsignalと両 立する出選移を確別する。このプロセスは、BSTG内 【0116】図8を参照しながら、Constrained#symbol のルート状態からはじめて、そのタスクは、Pathsignal と両立する選移により到達可能な状態を職別することで ある。到違した各状館で、対応する倡号を職別するため ic#simulation()の詳細について説明する。BSTG内 のEND状態に到避するまで祝く。

2 は、得られた出力等面性が、パス条件以外の条件付きで テップは、列挙されたパス内のループから不変項を抽出 することである (図7の第8~12行)。 このステップ は、ループが存在しないときには不要となる。パスに沿 実行しなければならない。図7の第13行及び第14行 って遭遇する各SCCに対して、図9に配換した手観き ストのうち、前のシンボリックシミュレーションの結果 としてSCCカットで得られた変数対応より小さい各対 応セットに対して、図7の第12行に示すように、SC Cに続くパス部分のシンボリックシミュレーションを再 [0117] 図1の全体アルゴリズムに戻って、改のス 変数対応セットをcorresplisetHlistとして返す。このリ return#loop#invariants()を呼び出す。この手紀きは、

場合、STGは等価でないと見なされる。川力が、列塔 あるかどうかをテストする。そのように条件付きである されたすべてのパスに対して無条件に等値である場合、 STGは等値であると見なされる。

[0118] 図9を参照すると、return#loop#invarian ts()への入力は、列挙されたパスにおいてSCCの終了 ットのリストを返す。図9の手殻きの第1行は、ssg#cu /一ドに逍週する3つのインスタンスに対応する55G とカット 3 の間の回路が、カット 1 とカット 2 の間の同 の手続きは、ループに続くパス部分のシンボリックシミ ュレーションが実行されなければならないような対応セ 取得する。第2行及び第3行は、BSGにおいて専用さ れたカットどうしの間の2つの回路を取得し、カット2 路の単なる別のインスタンス(コピー)であるかどうか 適当なcorresp#sot#Listが返される。カット間の恒路が 内の3個のカット (ssg#cuts 1, 2, and 3) である。こ に対応するBSGにおける変数 (hsghoutsという) を 同型である場合、非自明な対応セットが存在する可能性 を確かめる。そうでない場合、対応がないと見なされ、

は、次の状態列からなる。

対応セットをcorresphset#listに追加する。これは、例 [0119] このセットを見つけるため、手続きは、最 は、この点で見出した対応リストをcorrespifset#listの 一部として返す。そうでない場合、correspffsotnetを切 のシンボリックシミュワーションにおける対応セットの 使用により新たな変数対応が生成されたときには、この phsot_{n+1}) を、そのシミュレーションの最初における対 開変数対応として、1ループ実行のシンボリックシミコ レーションを繰り返す。この手殻きはまた、1回の実行 4 及び例5において総論したようなフォールスポジティ 各シミュレーションの最後に得られる変数対応 (corres 応 (corresp#set_n) と比較する。これらのセットが同一 に、SSGとBSGをシンボリックシミュレートする。 切にカット2からはじめて、一度に1回のループ実行 (すなわち、2つのカットの間の部分) だけ溢むよう である場合、これは要求された固定点であり、手続き ブを避けるためである。

[0120] すべての変数対応を臨別するのに要する反 最悪の場合、これは、SSGとBSG内のループ本体の 変数の個数の積になりうる。実際には、変数対応の数は 変数の個数に関して線形であり、ほとんどの対応は、最 は、有限回の(実際には、非常に少ない)ルーブ反復で 復回数は、可能な変数対応の総数によって開限される。 初の実行自体の後に見出される。従って、この手設き ループ不変項を得る手段である。

[0121] 4, 2, 3 アルゴリズムの正当性及び有

ないときに、検託ツールがそれらを等価であるとみなす フォールスポジティブは、2つの表現が実際には毎価で 場合に生じる。フォールスネガティブは、2つの表現が

得間2001-142937 (P2001-142937A)

(54)

特 [3]2001-142937 (P2001-142937A)

実際には等値であるときに、依託ツールがそれらを等値 でないとみなすときに生じる。次の定理は、本発明のア ルゴリズムを特徴づける。

(*) 「代表的」スケジューリング、及び、(b)実現 い、という仮定の下で、フォールスポジティブまたはフ 不可能な反復カウントによるネガティブの可能性がな [0122] 定理2:図7の手続きCompare#STGsは、

ずれも非巡回的であるとき、フォールスポジティブが発 [0123] (証明) スケジュール及びピヘイピアがい レータによって非解釈とされる預算の機能の知識が最適 生しないことは、基本的なシンポリックシミュレーショ ンに基乙へ等値性チェッカの性質である。フォールスネ ガティブは、非巡回的である場合、シンボリックシミュ は、ツンボリックツミュフーションに堪么へ特色布チェ ッカは、非巡回パスにおいて正しい変数対応を見出すと 化で使用されるときにのみ発生しうる。残りの解析で ォールスネガティブを発生しないことが保証される。 いう作実に依拠することができる。

場合に本発明のアルゴリズムでいつフォールスネガディ [0124] さらに興味深いことは、ルーブが存在する **ル記述は非巡回的 (ループを含まない) である場合、あ** るいはその逆の場合は、代表的スケジューリングによっ ブ及びポジティブが発生し得るかの解析である。ピヘイ ピア記述は巡回的(ループを含む)であるがスケジュー て許容されない。両方の記述にループがある場合、生成 される変数対応が多すぎるときにフォールスポジティブ が起こり、生成される変数対応が少なすぎるときにフォ ールスネガティブが起こる。

ブ停止の正当性は、本発明の手殻きでは、スケジュール 対応を確定することによってチェックされる。本発明の 可能性がある。また、実現不可能な回数の反復の後にの であり、かつ、実現可能な反復カウントがないという仮 [0125] まずフォールスネガティブを考える。ルー 及びどへイアアにおけるループの存止条件どうしの間の アプローチは、実現不可能な反復カウントについて知ら ない。 スケジュール記述を生成するために使用される最 **合、本発明の手続きはフォールスネガティブを報告する みループ本体どうしの間の差が「活性化」されるときに** もこれは起こり得る。従って、代表的スケジューリング 定の下では、このようなフォールスネガティブは起こり 商化が実現不可能な反復カウントの知識を使用する場 得ない (証明終)。

で、ループを収束するまで反復する。このプロセスで生 ドのシミュレーションを実行するために別々に使用され る。ループのn回の実行後に得られる変数対応セットを 反復のたびに変化しない変数対応のセットを識別するま 成される各種小変数対応セット(これは、他の対応セッ トのサブセットではない)は、ルーブ終了点の後のコー [0126] 図9に示すように、不変項前出手続きは、 CSnで表す。以後のシミュレーションで使用される、

プ称了以後のシンボリックシミュレーションのために使 ち、CSnG (CSi) は、極小対応セットであり、ルー 価小変数対応セットの集合を (CSi) で数す。すなわ

[0127] 明らかに、CSn⊆ [CSi] でのシミュレ **ーションにより生じるネガティブの等価性結果は、実現** 不可能な反復カウントがないという仮定と、シンポリッ クシミュレーション手続きの基本的性質により、真のネ ガティブである。 【0128】枚に、フォールスポジティブを考える。変 る。帰納法により、このセットは、n≧kに対して、n 回の反復に対応する実行されたパスに対する正しい変数 対応のセットであるということができる。従って、CS 価性結果は、n≧kのすべてのnに対して真のポジティ kでのシミュレーションの後に得られるポジティブの等 数対応のセットの固定点(すなわち、CSk=CSk+I) に到達するのに k + 1 回の反復が必要であると仮定す ブである。 [0129] ここで、スケジュールにおけるkより少な 20 い同数のループの実行に対応するパスを考える。すなわ ち、nくkとする。アルゴリズムは、n回の反復後の終 ち、この場合にフォールスポジティブがないことを示す 丁をチェックするように正しく動作すること、すなわ **必要がある。考慮すべき次の2つの場合がある。**

合、すべての極小対応セットは、ループ終了点以後明示 [0130] 1. CSnは、桶小対応セットのうちの 的にシミュレートされるため、CSnはフォールスポジ 1つである。すなわち、CSnGCSiである。この場 ティブを発生し得ない。

[0131] 2. CSnは、極小対応セットのうちの **トロ丝塔 カットかのシン ボリックシャコフーションだ 共** のいずれかの対応セットでのシンボリックシミュレーシ ュレーションをする必要はない。 (他方、 [CSi] 内 (CSi) 内の対応セットのうちの1 つのスーパーセッ トでなければならない。この場合、 (CSi) 内のすべ ジティブの結果を発生する場合、CSnでのシンポリッ り、CSnでのシンボリックシミュレーションは意味が クシミュレーションも間接となり、CSnで別属のシミ 1つでない。極小対応セットの定義により、CSnは、 ョンがネガティブを発生する場合、配近は非等価であ

い」ネストしたループを扱うためには、内側のループに 入るたびに不変項を解析しなければならない。 前述のCo mparo#STGs手続きに加えて、ループネスティングを決定 する解析が必要となる。ネストしたループをどのように 扱うかについての直観的な説明は、セクション5.2の [0132] [4, 2, 3, 1 ネストしたループの扱 ネストしたループの例のケーススタディを容照。

ズムの効率は、基本的に、次の3つのファクタから導き [0133] [4.3 アルゴリズムの効率] アルゴリ

出される。

- (1) データパス状態は列挙されない。
 - (2) 類断は解釈されない。
- (3) 不変項を加出するためにループは完了まで反復さ

【0134】ファクタ (1) 及び (2) は、等面性チェ

税きComparefficts()におけるSSTG内のSCC館別及 び終了点の観別は、SSTGのサイズに関して根形であ 関して2次になり得る。実際には、スケジューリングに 取り和んでいる特定の検証問題に対する高速なカスタマ ックのためのアルゴリズムの内側ループで使用される非 (3) は、本発明の不渋項抽出アルゴリズムによる。手 る。Compare#STGs()におけるパス列挙は、つぶしたSS FGに対して行われる。これは、最悪の場合に列巻され 意味する。このパス数は一般に非常に小さい可能性が高 すべての変数対応は、2回のルーブ反復の列挙により見 が、このようなサブ回路は実際は非常に小さいため、B DD生成がボトルネックとなることはない。 シンボリッ 技術に比べて、本発明のアルゴリズムのランタイム計算 ール内のループの個数に関して指数関数的になることを い。不変項を加出するために、列挙に要するループ反復 5。 最悪の場合、これは、ループ本体内の変数の個数に 算には二分次定ダイヤグラム (BDD) が必要とされる るパスの個数が、SSTG内の状態数ではなくスケジュ **垂される。 シンボリックシミュワーション中のブール窓** おけるエラーがないときの代表的スケジュールの場合、 クモデルチェック (symbolic model checking)のような 最 (複雑さ) は小さいため、木苑明のアルゴリズムは、 解釈シンボリックシミュレータに含まれる。ファクタ 回数は、可能な変数対応関係の個数によって関限され

河和アヘイアア特徴グラフの等値性をチェックする。

ープ不変項抽引器14、1は、ループが存在するときに 等価性証明器14、3は、非巡回スレッドの等価性を証 イビア配述から得られるような回路のスケジューリング のようなシステムの好ましい実施例を図15に示す。ル 非巡回スレッドの十分なセットを決定する。シンポリッ ム] 本発明の質要な特徴は、同路のスケジュールがピヘ クシミュレータ14.2は、ループ不変項を加出する。 [0135] [4.4 スケジューリング検証システ の正当性をチェックするシステムとして実現される。 明する。このシステムは、

・サイクル境界の導入

·南算並べ替え

のうちの1つ以上により変換されたピヘイピア配述を扱 ・ループの原間、巻付け、近畳み及びパイプライン化 放算の投機実行

システムとして実現される。このようなシステムの好ま [0136] 本発明のもう1つの重要な特徴は、回路の アヘイピア記述に対して回路のスケジュールを検証する

うことが可能である。

フ生成器15.2は、15.1からスケジュールを受け 取り、スケジュールをスケジュール状態遷移グラフとし しい実施例を図16に示す。スケジュール状態選移グラ 取り、ピヘイピア状態器移グラフから対応するピヘイビ ピアスレッドをピヘイピア構造グラフに変換する。等価 は、回路のどへイビアをどへイビア状態避移グランとし は、スケジュールを受け取り、スケジュール状態圏移グ ラフから実行のスケジュールスレッドを選択する。ピヘ イピアスレッドセレクタ15、5は、ピヘイピアを受け アスレッドを踏択する。変換器15.6は、スケジュー 性チェッカ15.7は、前記スケジュール構造グラフと て指定する。ピヘイピア状態選移グラフ生成器15.3 ルスレッドをスケジュール構造グラフに、及び、ピヘイ て指定する。スケジュールスレッドセレクタ15.4

ッサ及びメモリを有する。メモリは、コンピュータが回 路のスケジューリングの正当性をチェックすることを可 内の命令は、ルーブが存在するときに非巡回スレッドの **一タシステム] コンピュータは、本発明の技術を実現す** るための非常に有効な手段である。木蓬明の技術を実現 するこのようなコンピュータシステムもまた木苑明の技 **析的範囲内に入る。このようなコンピュータは、プロセ** 十分なセットを決定するためにループ不変項を抽出する 命令を含む。さらに、命令は、ルーブ不変机を抽川する らに、命令は、非巡回スレッドの等価性を証明する命令 【0137】 [4.5 スケジューリング検証コンピュ **トのアヘイアア哲治かの仰られる。 具体的には、メモリ** ためのシンボリックシミュレーションの命令を合む。さ 能にする命令を含む。ここで、同路のスケジュールは、 **を含む。**

[0138] なお、コンピュータは、P.C、メインフレ モートコンピュータを含むいかなる種類のコンピュータ **ーム、ワークステーションあるいはネットワーク上のリ** とすることも可能である。

イズされた解法として適している。

この命令は、コンピュータが、図4に示した模似コード コンピュータが、図1~図9に示した擬似コードを、単 独に、またはすべての可能な組合せで、支行することを 可能にする命令を含むメモリを有するコンピュータから 【0139】コンピュータシステムの好ましい実施例 は、命令を含むメモリを有するコンピュータからなる。 を実行することを可能にする。別の好ましい実施例は、

アセンブリ吾研及び機械断を含む(これらに限定されな 【0140】 なお、命令は、高水神言語、低水神言語、 い)任益の形式とすることが可能である。

製品は、コンピュータが同路のスケジューリングの正当 性をチェックすることを可能にする命令を有するコンピ ータプログラム製品として実現される。このプログラム 【0141】 [4.6 スケジューリング検証コンピュ **ータプログラム製品]本発明の電要な特徴は、コンピュ**

(32)

ク、CD、チップ、テープ、1 C付きカートリッジなど tv。コンピュータ可説媒体は、ネットワークを通じて伝 送される、あるいは、インターネットからダウンロード ュータ河積媒体を含む。なお、コンピュータ河麓媒体 は、フロッピー(登録前標)ディスク、ハードディス を含む (これらに限定されない) 任意の固定媒体を含 される命令も含む。

チェックすることを可能にする。ここで、回路に対する **メケジュールは、アヘイアア汚消から砕られる。 コンア** [0142] 好ましい実施例では、コンピュータコード ュータコードは、ルーブが存在するときに非巡回スレッ ドの十分なセットを決定するためにループ不変項を抽川 めのシンボリックシミュレーションのコンピュータコー ドと、非巡回スレッドの等価性を証明するコンピュータ は、コンピュータが回路のスケジューリングの正当性を するコンピュータコードと、ループ不変項を抽川するた

が、図4に示した擬似コードを実行することを可能にす る。別の好ましい実施倒は、コンピュータが、倒7~図 な組合せで、実行することを可能にするコードを含むコ [0143] コンピュータプログラム製品の好ましい状 脳例は、コンピュータコードを含むコンピュータ可激媒 9に示した疑似コードを、単独に、またはすべての可能 ンピュータ可能媒体を含むコンピュータプログラム製品 体を含む。このコンピュータコードは、コンピュータ

れらに限定されない)任意の形式とすることが可能であ 趙、低水準言語、アセンブリ質語及び機械語を含む (こ [0144] なお、コンピュータコードは、高水準首

[0145]

明を適用した結果について、本発明のアルゴリズムを扱 ススタディの形で提示する。これらの設計は、状態変数 の個数及び貨格商貸の計算量(複雑さ)に関して十分に **大きいため、状態マシン等価性やシンボリックモデルチ** ェックに基づく従来のBDDによる検証アプローチでは 【発明の効果】 | 4.7 結果:ケーススタディ| 本発 々の実際のスケジューリングの例に適用した詳細なケー 確実に失敗する。

ルSTGは、状態S6からなるSCCをたどることに注 図10 (a) に示すピヘイピアSTGを地える。このピ ヘイピアを、投機実行及びループ変換を含む最新のスケ ジューラによってスケジューリングした。結果として得 られたスケジュールSTGを図10(b)に示す。ピヘ ループが多数回実行されると仮定すると)、スケジュー 定常状態では、ループの新たな反復がクロックサイクル **貸する。スケジュールの解析を実行することによって、** イビア内のループを考える。定常状態では(すなわち、 [0146] 4. 7. 1. 牧機スケジューリングの例

ごとに開始され、大きなパフォーマンス改善につながる

の状態ピットを含む。R. K. Brayton et al., "VIS: A s ystem for verification and synthesis", in Proc. In 11.D L 記述は、289行のコードからなり、47個の放 性を証明することはできない。 (データパス+制御) 状 非常に困難になる。 どへイビアSTGは250個の状態 及び8頃の中間変数 (プライマリ入力及びプライマリ出 とスケジュールの構造同型チェックでは、これもの幹価 ば、ゲートレベル)のF SM等価性チェックツールでは この例は、セクション1.2で首及したほとんどの最適 ントの複製、ループパイプライン化、及び投機実行)を 同時に含むことである。これらの最適化は、スケジュー ルの複雑さを大幅に増大させる。 ピヘイピアSTGのV ||DL記述は、122行のコードからなり、7個の演算 力を除く)を含むのに対して、スケジュールSTGのV 化(サイクル焼界の苺入、商類の並べ替え、パスセグメ 算及び54個の中間変数を含む。明らかに、ピヘイピア ピットを含み、スケジュールSTGはさらに大幅に多く [0147] 検証の観点から、この例で興味深い点は、 **態空間をたどる∨SIのような従来の低レベル(例え** t. Conf. Computer-Aided Verification, July 1996, ことを示すことが可能である。

B, SC, SD, SE, SF, SF, SG), AU (S [0148]図10 (a) 及び(b) に示す2つのST されるさまざまなステップについて説明する。図7に示 G) である。これらのスレッドのそれぞれについて、手 E, SF, SF, SF, SG) については、ループ不変 Gの等価性を証明するために本発明の検証手続きで実行 した手殻きCompare#STGsの第4行により、SSTGで最 **税きは、ピヘイピア及びスケジュールに対する構造グラ** コレーション手抜きを用いてその出力の等価性を証明す フを生成し、セクション 3 で説明したシンボリックシミ **切に列雄されるスレッドは、(SA, SG)、(SA,** A, SB, SC, SD, SE, SF, SF, SF, S 5, 26K, 71 × K (SA, SB, SC, SD, S SB, SC, SD, SE, SF, SG), (SA, S 項を抽出する手続きを呼び出す。

境界に対応する構造グラフ内のカットは点線を用いて示 SE, SF, SF, SG)を考える。スケジュール構造 グラフSSG71を図1,1に示す。 スケジュール内の状態 【0149】シンボリックシミュレーションがどのよう ここでは、スレッドT1= (SA, SB, SC, SD, に進行してループ不変項を検出するかを聞べるために、

グラフ (BSGT2) は図12に示される。 なお、スケジ は、ピヘイピア、及び対応する構造グラフにおける、対 **広するスレッドを自動的に抽出する。結果として得られ** 7, 81, ..., 87, 81, 88) であり、その構造 るピヘイピアスレッドはT2= (S0, S1, ..., S [0150] 手続きConstrained#Symbolic#Simulation

とである。図13 (c) に、回じどヘイアアに対する正

(38)

特間2001-142937 (52001-1429374)

ば、SSGTI内の第1のカットにおける信号に関する等 **何思係は、(14, 14, 1), (M2, M2, 1), (c, c, 1), (i#** y (s1, s2, cond) は、SSGT1内の信号s1とB 意味する。理解されるように、借号eとi filt、BSGT2 内の対応するカットを形成する。SSGTIの第5及び第 回の実行の開始及び終了を表す。これらの2つのカット c), (i#g11#1, i#2, c), (t4, t4, c), (t3#g11#1, t3# ュールとどへイビアのSTGにおける状態境界は対応し ていないため、SSGTI内のカットに対応するBSGT2 gt1#0, i#1, 1), (i', i#1, c)である。ここで、エント SG12内の信号 a 2 が条件condの下で等価であることを は、図12で点線を用いて示されている。これらのカッ トは、状備SFを含むスケジュールSTGループの第1 内の「カット」は、等価関係を用いて決定される。例え 1, c) 及び(c', c#1, c), (u2', u2#1, c), (t4', t4#1, 6のカットに対応してBSGT2内で形成されるカット のメンパである信号に関する等値関係は、(i', i#1, c. c#1, (i", i#2, c. c#1) である。

えば、い3.#811#1、い2.#811#2、など)。 さらに解析すれ ケジューラによって (四然の一致ではなく) ファクタ6 **ラーブ境界変数の多くにしいての対応は存在しない(例** ば理解されるように、SSGTIの大部分(図中彫を付け た部分)はシミュレートされていない。スケジュール内 のループをもう1回展開することにより、影部分の変数 プ不変項のセットが増大する)。この例では、ルーブ変 **風関する必要があることを示すことができる。 なお、ビ** ヘイピア内のループは、スケジュールを導出する際にス **にしいた筋たな等値図塔が見出される(すなわち、ルー** 数団の等価関係が収束するためには全部で6回ループを [0151] 上記のことから明らかに示されるように、 でパイプライン化されたことに注目すると興味深い。

この例は、X. 25通信プロトコルの送信(send)プロセ s for conditional and loop-intensive specification 配列アクセスは、非解釈関数であるとみなされる。配列 対応する。この例は2つの理由により関ឃ深い。第1の 理由は、状態 S 1 1 及び S 1 2 に対応するネストしたル "Performance analysis and optimization ofschedule インデックスと配列名は対応することが保証される。こ れから得られる正しいスケジュールを図13 (b) に示 す。各状態内の数字は、その状態内で実行される演算に **ープである。第2の型由は、スケジュール内のパスに対** して生成されるデータフローグラフは、ピヘイピアにお いて生成される対応するパスと構造的に同型ではないこ June 1994、をお照。資算への状態の直接的な割当てに (4) に示す。なお、これは配列変数を使用している。 スである。S. Bhattacharya, S. Dey, and F. Brglez, s", in Proc. Design Automation Conf., pp. 491-496, [0152] 4. 7. 2 X. 25通信プロトコル よるどへイビアに対する制御フローグラフを図13

見出すためには、スケジュールのSTGに対する正規設 現(regularexpression)を導出する。2. Kohavi, "Swite hing and Finite Automata Theory", McGraw Hill Kauk しくないスケジュールを示す。 ループのネスティングを Company, second ed., 1978、全春風。

[0153]まず図13 (b)を考える。これに対して ネスティングを磁別する。パス列塔がループ本体に遭遇 するたびに、そのループに対する不変項を説別しなけれ らない。手続きの残りの部分は前と同じであり、第1の **韓出される正規表現はS₀S₁S₂S₄ (S₃S₄) * (S₅S** 分表現はループ本体を構成する。これは明確にルーブの 要求される反復回数と同じ回数だけ杣出されなければな は、外国ループの不変項を専用するために外側ループに 284 (8384)*)*86である。上付きの*のある各部 384) *) *において、内側ループ (8384) *の不覧項 ばならない。例えば、部分表現 (S5S2S4 (S

項を決定することは興味深い。これを違成するため、変 数対応が安定するまで、外側ループの有限回の反復が評 笛されなければならない。 外館ハーブが反役されるたび に、内国ループのインスタンス化のすべての可能な組合 +B*) *である場合、外側ルーブの2回の英行は、4個 [0154] 次に、図13 (c) を考える。 導川される S4) *) *S6である。この正規表現は、外側ループの内 部に共通の部分表現を有する2個のループを含むという 正規要現は、S0S1S2S4 ((S3S2S4) *+ (S5S2 点で前のものとは異なる。部分安現 ((S3S2S4) *! せが考慮される。例えば、外側ループが部分表現(A* (555254) *) *における、外側ルーブのルーブ不致 ケーススタディの通りに従う。 のバス、すなわち、

に沿って変数対応を計算しなければならないことを意味 する。なお、各パスは、それぞれネスティングのないル **ーブからなる。外側ルーブの3回目の実行で、列益され** A*A*, A*B*, B*A*, B*B* るパスは次のようになる。

A*A*A*, A*B*A*, B*A*A*, B*B*A*, A*A* 外頃ループに対するループ不変性を証明するためには、 B*, A*B*B*, B*A*B*, B*B*B*

実行におけるすべての部分パスから生成される対応と同 じままであることを示さなければならない。例えば、上 てA*A*A*及びA*A*B*から生成される対応と同じま 果、実際には正しくない。これは、本発明の手続きでは 険出される。2つの表現におけるdata変数の間に対応を までなければならない。図13 (c) におけるスケジュ 成される変数対応が、Pnから導出されるn+1回目の 記の仮設的な例では、外側ループの2回の実行後にA* 外頃ループのn回目の実行における部分パストnから生 A*から生成されるループ対応は、3回目の実行におい -ルは、状態S3から出る選移の正しくない実現の結 確立することが不可能であるからである。 特[]2001-14293【P2001-142937A】

この例は、こ分木敷列(ソート)アルゴリズムのハード ウェア実数である。この2つの部分からなるアルゴリズ [0155] 4, 7, 3 二分本腔列

ムは、まず、幣列された二分木を生成した後、それを正 れなければならない。加算器が1個というリソース制約 の下での対応するコード断片に対するスケジュールを図 しい順子で印字する。このアルゴリズムの一部に対する アヘイアアコード悪汗や図14(n) 穴ぶた。 アヘイア アに明確に示されるように、状態S 1における文outp=v allp]は、状態S2における文outdat=outpの前に実行さ 1 4 (b) に示す。この例に対するスケジューリング

した。その結果、因果関係はスケジュールに反映されな は、変数outpの型をregisterからwireに変更するのを忘 は、状態S1とS2の文の間の因果関係が保存されるか ぎりこれらの状態を併合することにより1サイクル節約 げることができると認識している設計者によって手助で なされた。なお、状値S1及びS2は2つのループ本体 プで節約されたサイクルの結果、全体で多くのサイクル に現れるため、この最適化には多大な意味がある。ルー 数を節約することができる。残念ながら、この設計者

ルのSTGにおける変数outdatの間の対応を検出しない ことにより、この単純なエラーを検出する。なお、この である。木苑明のアルゴリズムは、複雑なルーブ構造に は、ネストした、及び、交遊したループでは非常に複雑 エラー自体は単純であるが、コード助片のルーブ構造 らかかわらず、エラーを検出することが可能である。

かった。本苑明の手続きは、ピヘイピア及びスケジュー

[0156] [4.8 結婚] 本則哲節では、 くイレベ ルビヘイピア仕様のスケジュールの正当性を検証する完 のほとんどのスケジューラに適用可能である。本発明の ュレーションとともに自動帰納法を使用することによっ ジューリング変換が検証可能であり、これにより、既存 アルゴリズムの新規な特徴は、非解釈シンボリックシミ C、データ依存ループを含むループを有する設計を検証 え、校模実行、及びさまざまなルーブ変換のようなスケ **全に形式的な検証技術について説明した。 資算並べ替**

[0157] 本発明へのこのほかの修正及び変更は本明 **しかの実施例のみについて特に記載したが、明らかなよ** うに、本発明の技術思想及び技術的範囲から離れること 都許の記載から当業者には明らかである。本発明のいく なく、さまざまな変更を加えることが可能である。

ジューリングの例であって、エラーが導入されるものを |図1| クロック境界を挿入することによる単純なスケ |図面の簡単な説明|

示す図である.

【図2】C書話による回路のどヘイビア記述例と、基本 ブロック内における、及び、基本ブロックを超えた、資 群の並べ替えを倒示する対応するスケジュールとを示す |図3| (a) は、ループを含むにヘイビア記述例を示 す図である。(b) 及び(c)は、ループ展開を含む変 換を示す図である。(d)及び(e)は、それぞれ、ル ープ回転及びループパイプライン化を含む変換を示す図 【図4】 構造グラフの等価性チェックのためのシンボリ ックシミュレーションアルゴリズムの好ましい牧施例の 坂似コードを示す。図である。

[図5] SCCを抽出し、無閉路部分をつぶし、パスを

|図6|| ピヘイピアコードと、ピヘイピアコードに対応 **列挙するプロセスを示す図である。**

するパグを有するスケジュールとを示す図である。

[図7] スケジュールをチェックするための、本発明の りましい実施例を示す提似コードの図である。

[図8] 対応するスレッドを見つけるために、シンボリ

ックシミュレーションを適用する擬似コードを示す図で

【図9】ループからの不変項の抽出を示す模似コードの

図である。

|図10] 例spec#test1に対する投機実行を含むピヘイ ピアSTG及びスケジュールSTGを示す図である。

|図11| Mspecftcstlに対するスケジュールを示す図

である。

|図12| 例spec#test1に対するピヘイピアの構造グラ フを示す図である。 [図13] X25通信プロトコルのsondプロセスを示す 図である。

【図14】二分木整列の例を示す図である。

【図15】本発明の特徴によるシステムの好ましい実施

[図16] 本発明のもう1つの特徴によるシステムの好 ましい実施例を示す図である。

例を示す図である。

[符号の説明]

することができることである。 本苑明の検証アルゴリズ ムの能力及び実用性は、いくつかの設計について例示し

4. 1 ループ不変項抽川器

シンボリックシミュレータ 4.2

スケジュール及びどへイビア 华価性証明器 5. スケジュール状態遷移グラフ生成器 'n

ピヘイピア状態遷移グラフ生成器

3

スケジュールスレッドセレクタ ピヘイピアスレッドセレクタ 5.4

15.

等価性チェッカ 15.7

8

Pl : process

Variable to i integer:

K_var <- Rinport;

(- Tinporti de_ver (= faport

n_var (* Uinport)

wait until olk-'1' and olk'event; -- CLOCK EDGR wait for Ons

while (g var < a ver) loop

west until alk-'1' and olk'events .- CLOCK EDGE to to taver - taver of the par in a retri n_var (- t6 - de_var · three · y_var; A ASE (" A ASE + Il ASE " OK ASE! R. YEE (- R. YEE + CR. YEE)

wait for one; idoot put foutport (- x_var) foutport (- F_ver.

Joutport (= u_var, and process Ply [函4]

[<u>s</u>

(9 E

(a) どへイビアコード


ROCTURE GRAPHE (850p. BSGp.) office POta BSGr other OP worse way in BSO, athe Bra for IN nodes in SBOy; nevert lagat litts too 800 andes and propagate ADDEQUIYAL SPECIALS, 4, e 🗍 set e ADD EQUIYAL SHORK, was, condt. n cach data layed O jouin of o (For cach catey (u.c.) is equivalen


(b) スケジュール STG


(35)


特開2001-142937(P2001-142937A)

[2][2]









Procedure Astruma Loop Liftwan Antifess guile is, 2 and 3)

[by guate = cat in 1850 corresponding to separate
2. Derive the two studierals between byguests is, 2 and 3
2. Cheef each these reducinals between the guate is, 2 and 3
2. Cheef each these reducinals are incompleted.
3. All the isomorphic, assum correspondences resociated with tag cat 6 correspondences resociated with tag cat 7. While (correspondences resociated with tag cat 6 correspondences resociated with tag cat 6 correspondences resociated with tag cat 6 correspondences resociated with tag cat 7. While (correspondence) are supposed to correspondence)

1. Correspondence is supposed to correspondence in the correspondence in correspondence


[6図]


(34)




[図14]


[图7]







(37)



フロントページの続き

(72)発明者 スプラジット・バクチャリヤ

アメリカ合衆間、ニュージャージー 08540 グリンストン、4 インディベン デンス ヴェイ、エヌ・イー・ジー・コ ー・エス・エー・インク内

08540 プリンストン, 4 インディペン デンス ウエイ, エヌ・イー・シー・コ

アメリカ合衆国、ニュージャージー

(72) 発明者 アナンド・ラグナサン

・・エス・エー・インク内 (72)発明者 アーティ・グブタ アメリカ合衆国, ニュージャージー 08540 ブリンストン, 4 インディベン デンス ウエイ, エヌ・イー・シー・コ

ー・エス・エー・インク内 ドターム(参考) 58046 AA08 BA03 JA01 JA04